本次合作有助于實現(xiàn)更快速、更高質(zhì)量的早期架構(gòu)探索與RTL開發(fā)前優(yōu)化

加利福尼亞州圣何塞/圣克拉拉，2026年2月—— SmartDV與Mirabilis Design日前宣布達成戰(zhàn)略合作，推出SmartDV硅知識產(chǎn)權(quán)（IP）的系統(tǒng)級模型，助力系統(tǒng)級芯片（SoC）架構(gòu)師和系統(tǒng)設計師在寄存器傳輸級（Register Transfer Level，RTL）開發(fā)啟動前，就進行精準、高質(zhì)量的架構(gòu)探索與規(guī)格優(yōu)化工作。

本次合作將SmartDV經(jīng)量產(chǎn)驗證的IP，與Mirabilis Design的VisualSim?系統(tǒng)級建模平臺相結(jié)合，為客戶提供可反映實際實現(xiàn)行為的經(jīng)全面驗證的架構(gòu)模型。雙方將攜手解決行業(yè)核心需求：針對日益復雜的SoC和多芯片系統(tǒng)實現(xiàn)更早、更快且更可靠的架構(gòu)性決策。

實現(xiàn)更快速、更精準的早期架構(gòu)探索

通過本次合作，SmartDV的IP可以以系統(tǒng)級模型的形式提供，其功耗和性能均參照SmartDV的RTL設計標準進行了校驗。

與傳統(tǒng)的純RTL評估不同，系統(tǒng)級建模支持工程師針對IP配置參數(shù)、SoC拓撲結(jié)構(gòu)、流量模式及資源分配開展快速試驗，通過讓工程師洞悉各類架構(gòu)選擇的內(nèi)在要素，從而以數(shù)量級的效率提升來加速設計。

“本次合作使我們的客戶能夠?qū)⒓軜?gòu)驗證工作前移至設計流程的最初階段，”SmartDV首席執(zhí)行官兼董事總經(jīng)理Deepak Kumar Tala說道?！暗靡嬗诓捎梦覀兊牧慨a(chǎn)級RTL設計來進行模型的驗證，設計師現(xiàn)在可使用這些模型來評估真實的系統(tǒng)級行為，進而做出更優(yōu)決策，打造更高質(zhì)量的設計?！?br />
“因為系統(tǒng)復雜度持續(xù)攀升，就需要在比以往任何時候都更早的階段開展架構(gòu)決策的驗證工作，”Mirabilis Design創(chuàng)始人Deepak Shankar說道。“通過與SmartDV合作，我們正在助力客戶在設計實現(xiàn)啟動前，就能精準且自信地去探索、優(yōu)化并驗證基于IP的架構(gòu)。”

在RTL開發(fā)前就完成SmartDV IP的配置優(yōu)化

本次合作的一個核心優(yōu)勢在于，客戶可在RTL集成啟動的很早之前，就在架構(gòu)層面完成SmartDV IP的配置優(yōu)化。架構(gòu)師能夠評估不同配置選擇對系統(tǒng)性能、功耗效率及可擴展性的不同影響，并在決定進入實施前最終鎖定經(jīng)過驗證的規(guī)格。

這一早期優(yōu)化舉措提升了設計的可預測性，降低了后續(xù)開發(fā)風險，并可確保SmartDV的IP能以最高性能去適配目標應用和系統(tǒng)約束并進行部署。

首款產(chǎn)品：SmartDV CXL系統(tǒng)級模型

本次合作的首款落地產(chǎn)品是SmartDV CXL IP的系統(tǒng)級模型。

通過使用該模型，架構(gòu)師可將SmartDV的CXL IP集成至完整的SoC或多芯片架構(gòu)中，并開展以下維度的評估：

·CXL拓撲結(jié)構(gòu)和主端與設備（host–device）間的連接

·帶寬利用率與延遲表現(xiàn)

·內(nèi)存擴展與一致性數(shù)據(jù)流

·與中央處理器（CPU）、圖形處理器（GPU）、神經(jīng)網(wǎng)絡處理器（NPU）、加速器及內(nèi)存子系統(tǒng)的交互

該CXL模型支持各類架構(gòu)性試驗，例如調(diào)優(yōu)緩存策略、仲裁機制、地址映射及流量分配，以最大幅度提升整體系統(tǒng)效率。更多詳情可訪問：www.mirabilisdesign.com/component/smartdv

展望未來

SmartDV與Mirabilis Design均致力于為早期架構(gòu)探索打造可擴展的、面向未來的解決方案。首批發(fā)布的模型聚焦CXL協(xié)議，后續(xù)將逐步擴展到更多的SmartDV IP模塊，實現(xiàn)跨協(xié)議、跨應用的覆蓋范圍。

SmartDV的系統(tǒng)級IP模型現(xiàn)已可作為VisualSim?平臺的組成部分并即刻可用，同時可集成至客戶定制化的SoC架構(gòu)及開發(fā)流程中。

關于SmartDV

在SmartDV Technologies?，我們相信有更好的方法來應對集成電路的半導體知識產(chǎn)權(quán)（IP）問題。自2007年以來，我們一直專注于IP領域，因此，無論您是為下一代SoC、ASIC或FPGA尋找基于標準的設計IP，還是尋求驗證解決方案（VIP）來測試您的芯片設計，您都會發(fā)現(xiàn)SmartDV的IP非常易于集成。通過將專有的SmartCompiler?技術(shù)與數(shù)百名專家工程師的知識相結(jié)合，SmartDV可以對IP進行定制化以滿足您獨特的設計目標：快速、經(jīng)濟、可靠。SmartDV允許我們打破行業(yè)中一刀切的IP模式，為您的芯片設計提供您想要的IP，專為您量身定制的規(guī)格：IP Your Way。

關于Mirabilis Design

Mirabilis Design是總部位于硅谷的一家電子設計自動化（EDA）軟件開發(fā)企業(yè)，專注于半導體、電子、網(wǎng)絡及軟件領域中的架構(gòu)探索。公司的解決方案立足于其在多領域的試驗能力和豐富的系統(tǒng)建模組件庫，可助力客戶開展風險驗證、規(guī)格優(yōu)化，以及與需求掛鉤的設計權(quán)衡。公司產(chǎn)品VisualSim?是一個系統(tǒng)級建模與仿真平臺，已被半導體、汽車、航空航天及人工智能基礎設施領域內(nèi)的企業(yè)廣泛采用，用于從功耗、性能和功能方面進行架構(gòu)探索、驗證與優(yōu)化。憑借與Cadence的OEM合作關系，以及與半導體供應商之間的合作計劃，Mirabilis Design已打造了總數(shù)超過500種組件的產(chǎn)品組合，涵蓋處理器、存儲器、互連器件、接口、直接內(nèi)存訪問（DMA）、網(wǎng)絡協(xié)議、軟件任務圖、射頻發(fā)射/接收模塊、天線、功率放大器及線纜等。