1月30日，我們舉辦了電源架構(gòu)解決方案網(wǎng)絡(luò)研討會(huì)（12V/24V/48V輸入篇）。

在研討會(huì)的問答環(huán)節(jié)中，我們收到了各位的諸多提問?，F(xiàn)將這些問題及其解答分為三期陸續(xù)公開。若能為各位解決課題提供參考，我們將深感榮幸。

電源架構(gòu)解決方案網(wǎng)絡(luò)研討會(huì)（12V/24V/48V輸入篇）問答內(nèi)容公開：第1場（共3場）

Q1：對(duì)于24V/48V電源，應(yīng)直接生成3.3V還是先生成5V再轉(zhuǎn)換為3.3V？該如何判斷？

A1：如果系統(tǒng)需要5V或其他電源電壓時(shí)，采用5V作為基準(zhǔn)電壓的構(gòu)建方案是較優(yōu)選擇。此外，當(dāng)3.3V需具備高速瞬態(tài)響應(yīng)或低噪聲特性時(shí)，先生成 5V，再使用高性能電源 IC 生成 3.3V 的兩級(jí)架構(gòu)也更加適合。

通常而言，相較于中高耐壓電源IC，輸入電壓6V以下的低耐壓電源IC，更易選取具備優(yōu)異瞬態(tài)響應(yīng)與噪聲性能的產(chǎn)品。

另一方面，在為3.3V工作MCU供電的應(yīng)用中，由于MCU通常具備較寬的工作電壓范圍且內(nèi)置電源電路，對(duì)瞬態(tài)響應(yīng)等性能的容忍度往往較高。此類場景下，采用24V/48V直接降壓至3.3V的方案更為適宜。

Q2：在上升/下降時(shí)序中設(shè)置RC延遲時(shí)，各延遲時(shí)間的差值應(yīng)設(shè)定為多少？

A2：雖然需要遵循 FPGA 等設(shè)備的規(guī)格要求，但一般而言，TSS（軟啟動(dòng)時(shí)間）為數(shù)百 μs 至 ms級(jí)，各 DC/DC 轉(zhuǎn)換器將在該時(shí)間范圍內(nèi)啟動(dòng)。因此，后續(xù)級(jí)別的延遲時(shí)間設(shè)置中，除考慮TSS的波動(dòng)外，多數(shù)情況下會(huì)預(yù)留約1ms的緩沖余量。

具體實(shí)例及詳細(xì)說明/計(jì)算方法請(qǐng)參閱『產(chǎn)品選擇?解決方案指南 2026』第39頁。

Q3：DC/DC轉(zhuǎn)換器在無負(fù)載時(shí)的消耗電流，是否可視為產(chǎn)品目錄標(biāo)注的消耗電流值？此處以搭載 CPU 的系統(tǒng)在 休眠模式下的電流為假設(shè)條件。

A3.通常標(biāo)注的DC/DC轉(zhuǎn)換器消耗電流值，并非包含L、C等外部元件的實(shí)際工作電路的輸入電流，而是指在IC單體條件下，當(dāng)VOUT/FB端施加設(shè)定電壓（Vref）以上電壓時(shí)的消耗電流。該值相當(dāng)于輕負(fù)載時(shí)進(jìn)入PFM動(dòng)作模式，在脈沖間歇期開關(guān)停止時(shí)的消耗電流。

若需估算CPU休眠狀態(tài)下的消耗電流，需計(jì)算PFM動(dòng)作下開關(guān)頻率降低時(shí)的平均輸入電流，但手動(dòng)計(jì)算較為困難。

為此我們提供了以下DC/DC模擬器：

https://product.torex.com.cn/cn/design-support/dcdc-simulation

輸入休眠狀態(tài)下的Iout值，即可確認(rèn)包含CPU供電在內(nèi)的DC/DC輸入電流。此外，通過選擇" Efficiency "標(biāo)簽頁或" Coil Current "、" Input Current "標(biāo)簽頁，可查看以Iout為橫軸的效率曲線及輸入電流特性。

（待續(xù)）

關(guān)于特瑞仕半導(dǎo)體株式會(huì)社

特瑞仕半導(dǎo)體株式會(huì)社(總公司：東京、東證Prime: 6616)從 1995年設(shè)立以來，作為日本國內(nèi)唯一的模擬電源IC的專業(yè)廠家，以「Powerfully Small」為產(chǎn)品制造追求的目標(biāo)，提供增加客戶產(chǎn)品的附加值的世界最小級(jí)的高效率模擬電源IC以及可以加快客戶產(chǎn)品開發(fā)的電源設(shè)計(jì)方案。

特瑞仕的產(chǎn)品以日本國內(nèi)為首，通過海外6家分公司7處銷售點(diǎn)銷往世界各地，被廣泛用于工業(yè)機(jī)器，汽車用品，通信，電腦產(chǎn)品，穿戴電子等市場。