ADSP-21560/21561/21564/21568：高性能SHARC+單核心DSP的深度剖析

在電子設計領域，高性能數(shù)字信號處理器（DSP）一直是實現(xiàn)復雜信號處理任務的核心組件。ADSP-21560/21561/21564/21568作為Analog Devices推出的SHARC+單核心高性能DSP，憑借其卓越的性能和豐富的功能，在汽車、消費電子等多個領域展現(xiàn)出強大的應用潛力。

文件下載：ADSP-21560.pdf

一、處理器概述

ADSP-21560/21561/21564/21568屬于SHARC?產品家族，基于SHARC+?單核心架構，具備高達1 GHz的處理速度。這些32位/40位/64位浮點處理器針對高性能音頻和浮點應用進行了優(yōu)化，擁有大容量片上靜態(tài)隨機存取存儲器（SRAM）、多條內部總線以消除輸入/輸出（I/O）瓶頸，以及創(chuàng)新的數(shù)字音頻接口（DAI）。

1. 核心性能參數(shù)

不同型號的處理器在SHARC+核心的最大頻率、L1 SRAM和系統(tǒng)內存L2 SRAM等方面存在差異。例如，ADSP-21568的SHARC+核心最大頻率可達1000 MHz，L1 SRAM為640 kB，系統(tǒng)內存L2 SRAM為2048 kB。

2. 封裝選項

提供120 - 引腳LQFP_EP和400 - 球CSP_BGA兩種封裝選項，以滿足不同應用場景的需求。其中，400 - 球CSP_BGA封裝適用于ADSP - 21568，而其他型號則采用120 - 引腳LQFP_EP封裝。

二、SHARC處理器架構

1. 內存架構

SHARC處理器采用改進的哈佛架構和分層內存結構。L1內存通常以全處理器速度運行，延遲極小。SHARC+核心擁有緊密耦合的5 Mb L1 SRAM，可在單周期內訪問代碼和數(shù)據(jù)。內存可配置為不同的代碼和數(shù)據(jù)存儲組合，支持多種字長的訪問，包括8位、16位、32位、48位和64位。

2. 指令和數(shù)據(jù)緩存

處理器包含傳統(tǒng)的指令緩存（I - cache）和兩個數(shù)據(jù)緩存（D - cache），支持每CCLK周期進行一次指令訪問和兩次數(shù)據(jù)訪問。緩存控制器自動管理配置的L1內存，可獨立配置緩存大小，確保數(shù)據(jù)一致性，并提供用戶可控的功能，如全鎖定和部分鎖定、范圍邊界無效化和刷新。

3. 核心架構

ADSP-21560/21561/21564/21568處理器與所有先前采用SHARC或SHARC+核心的SHARC處理器在匯編代碼上兼容。其SIMD架構包含兩個計算處理單元（PEx和PEy），可作為單指令多數(shù)據(jù)（SIMD）引擎運行，提高數(shù)學密集型DSP算法的執(zhí)行效率。

4. 其他特性

還具備額外的定時器、數(shù)據(jù)寄存器文件、上下文切換、通用寄存器、數(shù)據(jù)地址生成器（DAG）、靈活的指令集架構（ISA）和可變指令集架構（VISA）等特性，進一步提升了處理器的性能和靈活性。

三、系統(tǒng)基礎設施

1. 系統(tǒng)L2內存

提供高達16 Mb（2 MB）的系統(tǒng)L2 SRAM，可用于加速器和外設的源和目標內存、DMA描述符存儲、額外數(shù)據(jù)存儲以及數(shù)據(jù)系數(shù)表緩存，以避免外部內存延遲和減少外部內存帶寬。

2. 一次性可編程內存（OTP）

具備7 kb的一次性可編程內存，可用于存儲自定義密鑰，支持安全啟動和安全操作。

3. I/O內存空間

映射的I/O包括SPI2或xSPI0內存地址空間，為系統(tǒng)的外部通信提供了豐富的接口。

4. 系統(tǒng)交叉開關（SCBs）

作為片上系統(tǒng)總線互連的基本構建塊，SCBs提供高效的流水線總線傳輸協(xié)議、全雙工總線操作、并發(fā)總線傳輸支持和選擇性總線互連保護。

5. 直接內存訪問（DMA）

支持多種DMA操作，包括描述符基和寄存器基的DMA傳輸，可在內存空間之間或內存空間與外設之間高效傳輸數(shù)據(jù)。

6. 循環(huán)冗余校驗（CRC）保護

CRC保護模塊可計算內存中代碼、數(shù)據(jù)或兩者的簽名，并與預計算值進行比較，觸發(fā)相應的故障事件，提高系統(tǒng)的可靠性。

7. 事件處理

支持嵌套和優(yōu)先級的事件處理，可處理仿真事件、復位事件、異常事件和中斷事件，確保系統(tǒng)的穩(wěn)定運行。

8. 系統(tǒng)事件控制器（SEC）

負責全面的系統(tǒng)事件源管理，包括中斷使能、故障使能、優(yōu)先級和源分組，提供確定性的事件傳播和唯一的事件源標識。

9. 觸發(fā)路由單元（TRU）

提供系統(tǒng)級序列控制，可自動觸發(fā)DMA序列、軟件觸發(fā)和同步并發(fā)活動，提高系統(tǒng)的自動化程度。

四、安全特性

1. 加密硬件加速器

支持基于標準的硬件加速加密、解密、認證和真隨機數(shù)生成，包括AES、DES、3DES、ARC4等加密算法和SHA - 1、SHA - 2、HMAC、MD5等哈希函數(shù)。

2. 系統(tǒng)保護單元（SPU）

提供寫保護機制，防止對MMR空間的意外或不必要訪問，并定義系統(tǒng)中的安全和非安全資源，阻止非安全請求者訪問安全資源。

3. 系統(tǒng)內存保護單元（SMPU）

對定義的內存區(qū)域提供讀寫保護，確保系統(tǒng)內存的安全性。

五、安全特性

1. 多奇偶校驗位保護

SHARC+核心L1內存、L2內存和外設內存均采用奇偶校驗保護，可檢測單事件翻轉和奇數(shù)個錯誤位。

2. 循環(huán)冗余校驗（CRC）保護

兩個CRC引擎嵌入在內存到內存DMA控制器中，可保護L1和L2內存的系統(tǒng)錯誤和靜態(tài)內容，確保數(shù)據(jù)的完整性。

3. 信號看門狗

10個通用定時器可用于監(jiān)控外部信號的周期和脈沖寬度，檢測系統(tǒng)級信號的異常。

4. 系統(tǒng)事件控制器（SEC）

支持故障管理，包括故障動作配置、超時、內部指示和系統(tǒng)復位，確保系統(tǒng)在出現(xiàn)故障時能夠及時響應。

5. 內存錯誤控制器（MEC）

管理內存奇偶校驗/ECC錯誤和警告，發(fā)送中斷和觸發(fā)信號，保障系統(tǒng)的穩(wěn)定性。

六、處理器外設

1. 數(shù)字音頻接口（DAI）

支持兩個DAI單元，可通過信號路由單元（SRU）連接各種外設，提供靈活的音頻接口配置。

2. 串行端口（SPORT）

具備八個同步串行端口，可與多種數(shù)字和混合信號外設設備接口，支持多種串行通信模式。

3. 異步采樣率轉換器（ASRC）

包含八個ASRC塊，可提供高達140 dB的信噪比，實現(xiàn)同步或異步采樣率轉換，確保音頻數(shù)據(jù)的高質量處理。

4. S/PDIF - 兼容數(shù)字音頻接收器/發(fā)射器

支持標準的音頻數(shù)據(jù)傳輸格式，可實現(xiàn)數(shù)字音頻信號的傳輸，支持多種采樣率和專業(yè)抖動標準。

5. 精密時鐘發(fā)生器（PCG）

由四個單元組成，可生成時鐘和幀同步信號，為系統(tǒng)提供精確的時鐘源。

6. 通用異步接收器/發(fā)射器（UART）端口

提供全雙工UART端口，支持多種數(shù)據(jù)位和奇偶校驗，可實現(xiàn)異步串行數(shù)據(jù)傳輸。

7. 串行外設接口（SPI）端口

具備三個SPI - 兼容端口，支持多種操作模式和配置選項，可與多個SPI - 兼容設備通信。

8. xSPI與八進制和HyperBus支持

xSPI0端口提供更高的外部內存數(shù)據(jù)總線寬度和雙數(shù)據(jù)速率（DDR）操作模式，提高系統(tǒng)的整體數(shù)據(jù)吞吐量和性能。

9. 定時器

包括通用定時器、看門狗定時器和通用計數(shù)器，可用于定時、監(jiān)控和計數(shù)等功能。

10. 媒體本地總線（MediaLB）

汽車型號具備MediaLB設備接口，支持3 - 引腳媒體本地總線協(xié)議，可實現(xiàn)高速數(shù)據(jù)傳輸。

11. 2 - 線控制器接口（TWI）

提供簡單的控制數(shù)據(jù)交換方法，兼容I2C總線標準，支持7 - 位尋址和多媒體數(shù)據(jù)仲裁。

12. 通用I/O（GPIO）

每個GPIO引腳可單獨控制，支持輸入/輸出方向設置、中斷功能和電平/邊緣敏感設置。

七、系統(tǒng)加速

1. 有限脈沖響應（FIR）加速器

由1024字系數(shù)內存、1024字深度延遲線和四個乘法累加器（MAC）單元組成，可在核心時鐘頻率下運行，與IIR加速器并發(fā)工作。

2. 無限脈沖響應（IIR）加速器

包含1440字系數(shù)內存和一個MAC單元，同樣可在核心時鐘頻率下運行，與其他加速器并發(fā)工作。

八、系統(tǒng)設計

1. 時鐘管理

提供三種操作模式，通過控制處理器外設的時鐘來降低功耗。

2. 復位控制單元（RCU）

控制所有功能單元的復位和退出復位過程，確保系統(tǒng)在復位時處于定義狀態(tài)。

3. 時鐘生成單元（CGU）

支持一個PLL，可根據(jù)外部時鐘源靈活確定內部時鐘頻率。

4. 系統(tǒng)晶體振蕩器

可由外部晶體、正弦波輸入或緩沖時鐘驅動，確保系統(tǒng)時鐘的穩(wěn)定性。

5. 時鐘分配單元（CDU）

將時鐘輸出分配到各個目標，確保時鐘信號的準確傳輸。

6. 時鐘輸出/外部時鐘

SYS_CLKOUT輸出引腳可輸出分頻后的片上時鐘，提供靈活的時鐘配置選項。

7. 啟動

支持多種啟動模式，包括閃存啟動和外部主機啟動，可實現(xiàn)自動加載內部和外部內存。

8. 電源供應

具備獨立的內部、外部I/O和PLL/OTP高電壓電源供應，確保系統(tǒng)的穩(wěn)定運行。

9. 電源管理

支持三種不同的電源域，可根據(jù)系統(tǒng)需求靈活調整功耗。

10. 目標板JTAG仿真器連接器

通過IEEE 1149.1 JTAG測試訪問端口，可實現(xiàn)對目標板處理器的監(jiān)控和控制。

九、系統(tǒng)調試

處理器提供調試訪問端口（DAP），支持IEEE 1149.1 JTAG接口，方便進行系統(tǒng)調試。

十、開發(fā)工具

Analog Devices為該處理器提供了完整的軟件和硬件開發(fā)工具，包括集成開發(fā)環(huán)境（IDE）、評估產品、仿真器和各種軟件插件，幫助工程師快速開發(fā)和調試應用程序。

十一、總結

ADSP-21560/21561/21564/21568處理器以其高性能、豐富的功能和強大的安全特性，為電子工程師在汽車、消費電子等領域的設計提供了理想的解決方案。通過深入了解其架構和特性，工程師可以充分發(fā)揮處理器的優(yōu)勢，實現(xiàn)更加復雜和高效的信號處理應用。在實際設計中，我們需要根據(jù)具體的應用需求，合理選擇處理器型號和配置，優(yōu)化系統(tǒng)設計，以確保系統(tǒng)的性能和可靠性。同時，借助Analog Devices提供的開發(fā)工具，我們可以更加高效地進行開發(fā)和調試，縮短產品的開發(fā)周期。大家在使用這款處理器的過程中，有沒有遇到什么特別的問題或者有什么獨特的應用經驗呢？歡迎在評論區(qū)分享交流。