AD6673：高性能雙IF接收器的深度解析與設計指南

在當今的通信領域，對于高性能、低功耗的信號處理設備需求日益增長。AD6673作為一款11位、250 MSPS的雙通道中頻（IF）接收器，憑借其卓越的性能和靈活的配置，成為了多天線系統(tǒng)通信應用的理想選擇。本文將深入剖析AD6673的各項特性、工作原理以及設計要點，為電子工程師們提供全面的參考。

文件下載：AD6673.pdf

產(chǎn)品概述

AD6673專為支持電信應用中的多天線系統(tǒng)而設計，具備高動態(tài)范圍性能、低功耗和小尺寸的特點。它由兩個高性能模數(shù)轉(zhuǎn)換器（ADC）和噪聲整形重新量化器（NSR）數(shù)字模塊組成，每個ADC采用多級差分流水線架構(gòu)，并集成了輸出誤差校正邏輯。同時，集成的電壓參考簡化了設計，占空比穩(wěn)定器（DCS）則補償了ADC時鐘占空比的變化，確保轉(zhuǎn)換器保持出色的性能。

關鍵特性

高性能ADC

AD6673的ADC具有11位分辨率，保證了高精度的信號轉(zhuǎn)換。在不同的輸入頻率下，它都能提供出色的信噪比（SNR）和無雜散動態(tài)范圍（SFDR）。例如，在185 MHz AIN和250 MSPS的條件下，SNR可達71.9 dBFS，SFDR可達88 dBc。

靈活的NSR功能

NSR模塊可通過SPI獨立控制每個通道，提供22%和33%兩種帶寬模式。在22%帶寬模式下，對于250 MSPS的采樣時鐘，可在55 MHz帶寬內(nèi)實現(xiàn)高達76.3 dBFS的SNR；在33%帶寬模式下，可在82 MHz帶寬內(nèi)實現(xiàn)高達73.5 dBFS的SNR。當NSR模塊禁用時，ADC數(shù)據(jù)直接以11位分辨率輸出，可用于需要更寬帶寬的應用。

可配置的JESD204B輸出

AD6673支持JESD204B Subclass 0或Subclass 1編碼的串行數(shù)字輸出，集成的鎖相環(huán)（PLL）可支持每通道高達5 Gbps的速度，最多可配置兩個通道。這種配置方式減少了數(shù)據(jù)接口布線所需的電路板面積，同時支持更小的轉(zhuǎn)換器和邏輯設備封裝。

其他特性

• 可選的RF時鐘輸入：支持650 - 1500 MHz的單端時鐘輸入，方便系統(tǒng)板設計。
• 輸入時鐘分頻器：可將Nyquist輸入時鐘整數(shù)分頻1 - 8倍，RF時鐘輸入先經(jīng)過片上預分頻器除以4，再進行1 - 8分頻，支持更高的輸入頻率。
• 同步功能：通過外部系統(tǒng)參考（SYSREF）輸入可同步多個設備的時鐘分頻器，確保同時進行輸入采樣。
• 低功耗設計：支持靈活的電源管理模式，包括節(jié)能的掉電模式和待機模式，在不同模式下功耗表現(xiàn)優(yōu)異。

工作原理

ADC架構(gòu)

AD6673的ADC采用雙前端采樣保持電路，隨后是流水線式開關電容ADC。每個階段的量化輸出在數(shù)字校正邏輯中組合成最終的11位結(jié)果，也可先通過NSR模塊處理再進入數(shù)字校正邏輯。流水線架構(gòu)允許第一階段處理新的輸入樣本，其余階段處理前一個樣本，采樣在時鐘上升沿進行。

模擬輸入

模擬輸入采用差分開關電容電路，設計用于在處理差分輸入信號時實現(xiàn)最佳性能。時鐘信號在采樣模式和保持模式之間切換輸入，輸入切換到采樣模式時，信號源需能夠在半個時鐘周期內(nèi)對采樣電容充電并穩(wěn)定。為了減少驅(qū)動源輸出級所需的峰值瞬態(tài)電流，可在每個輸入串聯(lián)一個小電阻；在輸入兩端并聯(lián)一個電容，可提供動態(tài)充電電流。

時鐘輸入

AD6673提供兩種輸入采樣時鐘選項：差分Nyquist采樣時鐘輸入和RF時鐘輸入（內(nèi)部除以4）。時鐘輸入在寄存器0x09中選擇，默認配置為Nyquist時鐘輸入。為了獲得最佳性能，建議使用差分信號驅(qū)動Nyquist采樣時鐘輸入CLK+和CLK - ，信號通常通過變壓器或電容交流耦合到這些引腳。

數(shù)字輸出

數(shù)字輸出采用JESD204B協(xié)議，將ADC的并行數(shù)據(jù)組裝成幀，并使用8b/10b編碼和可選的加擾形成串行輸出數(shù)據(jù)。支持單通道或雙通道接口，通過SPI寄存器映射可進行多種配置，如將兩個轉(zhuǎn)換器的輸出組合到一個通道或更改A和B數(shù)字輸出路徑的映射。

設計要點

電源和接地

使用兩個獨立的1.8 V電源，AVDD電源可隔離，DVDD和DRVDD可連接在一起，但需要使用約1 μH的鐵氧體磁珠或電感進行隔離。不建議使用未濾波的開關穩(wěn)壓器為DRVDD供電，以免影響JESD204B串行傳輸線的性能。每個電源域都需要本地高頻去耦電容，以保持模擬性能。

模擬輸入配置

根據(jù)應用需求選擇合適的輸入配置，如差分輸入配置可實現(xiàn)最佳性能。對于基帶應用，可使用AD8138、ADA4937 - 2等差分驅(qū)動器；對于需要高SNR的應用，可采用差分變壓器耦合或差分雙巴倫耦合。在選擇變壓器時，需考慮信號特性，避免因頻率過低或信號功率過大導致磁芯飽和而產(chǎn)生失真。

時鐘設計

時鐘源的抖動是影響性能的關鍵參數(shù)，建議使用低抖動、晶體控制的振蕩器作為時鐘源。在設計時鐘驅(qū)動電路時，可根據(jù)頻率范圍選擇合適的變壓器、巴倫或時鐘驅(qū)動器。對于Nyquist時鐘輸入，支持40 - 625 MHz的差分時鐘；對于RF時鐘輸入，支持650 - 1500 MHz的單端時鐘。

JESD204B同步

AD6673需要內(nèi)部同步來處理ADC數(shù)據(jù)并產(chǎn)生JESD204B輸出，根據(jù)不同的JESD204B子類和時鐘模式，需要遵循特定的同步步驟。同步過程包括代碼組同步（CGS）、初始通道對齊序列（ILAS）和數(shù)據(jù)傳輸三個階段。

應用領域

AD6673適用于多種通信應用，包括通信分集無線電和智能天線（MIMO）系統(tǒng)、多模式數(shù)字接收器（3G）、TD - SCDMA、WiMAX、WCDMA、CDMA2000、GSM、EDGE、LTE I/Q解調(diào)系統(tǒng)以及通用軟件無線電等。

總結(jié)

AD6673以其高性能、靈活性和低功耗的特點，為通信領域的多天線系統(tǒng)設計提供了優(yōu)秀的解決方案。電子工程師在使用AD6673時，需充分了解其各項特性和工作原理，遵循設計要點，以實現(xiàn)最佳的系統(tǒng)性能。你在實際應用中是否遇到過類似的設計挑戰(zhàn)？你對AD6673的性能和應用有什么獨特的見解？歡迎在評論區(qū)分享你的經(jīng)驗和想法。