隨著電子設(shè)備向小型化、高集成度發(fā)展，傳統(tǒng)的分立式網(wǎng)絡(luò)變壓器在PCB面積和高度上逐漸成為瓶頸。CHIP LAN（芯片級LAN變壓器/集成式共模電感）作為一種緊湊型解決方案，將共模電感（CMC）與高壓電容集成在單個表貼封裝中，為百兆、千兆及更高速率的以太網(wǎng)接口提供了省空間、易生產(chǎn)的替代方案。本文從工程實踐出發(fā)，系統(tǒng)梳理CHIP LAN的結(jié)構(gòu)特點、關(guān)鍵參數(shù)、選型要點及典型應(yīng)用，并結(jié)合部分型號進(jìn)行說明。

一、CHIP LAN與傳統(tǒng)網(wǎng)絡(luò)變壓器的對比

傳統(tǒng)網(wǎng)絡(luò)變壓器通常采用環(huán)形或雙孔磁芯，繞制初級和次級線圈，實現(xiàn)信號隔離、阻抗匹配和共模抑制。而CHIP LAN僅保留共模電感（CMC）部分，配合外部的隔直電容和PHY芯片完成信號耦合，放棄了初次級隔離功能。因此，CHIP LAN適用于無需變壓器隔離（如芯片間短距離傳輸）或隔離已由其他器件（如光耦、數(shù)字隔離器）提供的場景。

優(yōu)勢：體積?。ǔＲ?012/3216/4532封裝）、高度低（≤2.5mm）、適合自動化貼片、成本較低。

劣勢：不提供直流隔離（無初次級隔離耐壓），無法用于需要安規(guī)隔離的接口（如RJ45連接器側(cè)）。

CHIP LAN通常用于PHY芯片與RJ45之間的共模濾波，或者用于板內(nèi)以太網(wǎng)信號（如背板、芯片間）的共模抑制。

二、關(guān)鍵參數(shù)解析

1. 共模阻抗（Common Mode Impedance）

共模阻抗是CHIP LAN的核心指標(biāo)，通常標(biāo)稱100MHz下的阻抗值（Ω）。阻抗越高，對高頻共模噪聲的抑制能力越強(qiáng)。但過高的阻抗可能引入額外的寄生電容，影響信號質(zhì)量。沃虎CHIP LAN系列阻抗范圍從90Ω到1400Ω，如WHLC-2012A-900T0（90Ω）適用于千兆以太網(wǎng)，WHLC-2012A-122T0（1200Ω）適用于強(qiáng)干擾環(huán)境。

2. 直流電阻（DCR）

DCR影響信號通路的直流損耗，對于高速信號，DCR通常要求≤1Ω。沃虎CHIP LAN DCR典型值在0.3Ω~0.9Ω之間，對信號衰減影響極小。

3. 額定電流

CHIP LAN主要用于信號線，額定電流通常為幾百毫安，足以滿足以太網(wǎng)信號需求。PoE應(yīng)用需選用專門支持大電流的型號。

4. 隔離電壓

CHIP LAN本身不提供初次級隔離，其引腳間耐壓通常較低（如50V）。需要安規(guī)隔離的場景必須使用傳統(tǒng)網(wǎng)絡(luò)變壓器或數(shù)字隔離器。

三、選型要點與應(yīng)用場景匹配

1. 千兆以太網(wǎng)（1000BASE-T）共模濾波

千兆以太網(wǎng)的四對差分線都需要共模濾波，通常選用低阻抗CHIP LAN（如90Ω~120Ω）以減小對信號眼圖的影響。沃虎WHLC-2012A-900T0、WHLC-2012A-181T0（180Ω）是常見選擇，四顆器件分別放置在四對差分線上。

2. 2.5G/5G/10G以太網(wǎng)

更高數(shù)據(jù)速率要求CHIP LAN具有更低的寄生電容和更高的截止頻率。沃虎WHLC-3216A-550M0（阻抗55Ω@100MHz，尺寸3216）專為2.5G/5G設(shè)計，WHLT-3532A-121MMF（集成變壓器+CMC的復(fù)合器件）用于10G Base-T。

3. 集成變壓器+CMC復(fù)合型CHIP LAN

為簡化設(shè)計，部分CHIP LAN集成了小型隔離變壓器和共模電感，提供完整的網(wǎng)絡(luò)接口功能，適用于空間極度受限的設(shè)備。沃虎WHLT-4532B-201MGF（1G Base-T，PoE AF）、WHLT-4532B-121MMT（10G Base-T，PoE AT）等型號，采用4532或3532封裝，內(nèi)置變壓器和CMC，可直接連接PHY與RJ45（仍需外部電容）。

4. 工業(yè)現(xiàn)場抗干擾應(yīng)用

在電機(jī)驅(qū)動、變頻器等強(qiáng)干擾環(huán)境中，需要更高阻抗的CHIP LAN來抑制共模噪聲。沃虎WHLC-2012A-122T0（1200Ω）和WHLC-2012A-102T0（1000Ω）可提供更強(qiáng)的抑制能力。

四、PCB布局與設(shè)計要點

1. 放置位置

CHIP LAN應(yīng)盡量靠近PHY芯片或RJ45連接器放置，通常放置在靠近PHY的一側(cè)，以縮短差分線長度。對于復(fù)合型CHIP LAN（集成變壓器），應(yīng)放置在PHY和RJ45中間。

2. 差分對布線

CHIP LAN的引腳通常按差分對排列，PCB走線應(yīng)保持差分對對稱、等長（≤5mil），并控制阻抗為100Ω。器件下方應(yīng)避免走其他信號線，以減少串?dāng)_。

3. 隔直電容配置

當(dāng)CHIP LAN與PHY直接連接時，通常需要在PHY側(cè)串聯(lián)隔直電容（典型值0.1μF），以隔離直流偏置。具體電路請參考PHY芯片數(shù)據(jù)手冊。

4. 接地處理

CHIP LAN的GND引腳應(yīng)直接連接到PCB的完整地平面，通過多個過孔降低接地阻抗。

五、常見設(shè)計誤區(qū)與對策

誤區(qū)一：用CHIP LAN替代帶隔離的網(wǎng)絡(luò)變壓器
對策：CHIP LAN無隔離功能，不能用于需要安規(guī)隔離的RJ45接口。必須搭配外置隔離變壓器或選用復(fù)合型帶隔離的CHIP LAN。

誤區(qū)二：忽略共模阻抗與信號速率的匹配
對策：高速信號（2.5G以上）應(yīng)選用低阻抗（≤120Ω）型號，避免信號劣化；低速或強(qiáng)干擾場景可選用高阻抗。

誤區(qū)三：PoE應(yīng)用中誤用普通CHIP LAN
對策：PoE電流需通過變壓器，普通CHIP LAN不能承載。應(yīng)選用帶變壓器且支持PoE的復(fù)合型器件，如WHLT-4532B-201MGF（PoE AF）。

誤區(qū)四：單顆CHIP LAN用于多對差分線
對策：千兆以太網(wǎng)需要四顆獨立的CHIP LAN（每對差分線一顆），不能共用。

誤區(qū)五：布局時器件方向隨意導(dǎo)致差分對交叉
對策：CHIP LAN應(yīng)按照差分對輸入輸出方向放置，避免走線交叉，保持信號流向順暢。

六、沃虎電子CHIP LAN選型參考

下表列舉部分典型型號，供設(shè)計參考（具體參數(shù)以規(guī)格書為準(zhǔn)）：

結(jié)語：CHIP LAN為空間受限的以太網(wǎng)接口提供了緊湊、可靠的共模濾波解決方案。正確選型需根據(jù)數(shù)據(jù)速率、EMI要求和是否需要隔離來決定使用純CMC型還是復(fù)合型。本文梳理的選型要點與設(shè)計規(guī)范，希望能為硬件工程師提供實用的技術(shù)參考。

審核編輯 黃宇