AD5383：32 通道 12 位 DAC 的全面解析

在電子設計領(lǐng)域，數(shù)模轉(zhuǎn)換器（DAC）是連接數(shù)字世界與模擬世界的關(guān)鍵橋梁。AD5383 作為一款功能強大的 32 通道、12 位 DAC，為工程師們提供了豐富的特性和廣泛的應用可能。今天，我們就來深入探討 AD5383 的各項特性、工作原理以及應用場景。

文件下載：AD5383.pdf

一、AD5383 概述

AD5383 是一款單電源、32 通道、12 位的 denseDAC，采用 100 引腳 LQFP 封裝。它具備諸多優(yōu)秀特性，如保證單調(diào)的 INL 誤差（±1 LSB 最大）、片上 1.25 V/2.5 V、10 ppm/°C 參考、-40°C 至 +85°C 的寬溫度范圍、軌到軌輸出放大器、電源關(guān)斷模式等。同時，它還支持多種用戶接口，包括并行接口、SPI、QSPI、MICROWIRE、DSP 兼容的串行接口以及 I2C 兼容接口，并且擁有 6.5 kV HBM 和 2 kV FICDM 的高 ESD 額定值。

二、技術(shù)參數(shù)與性能

（一）精度與參考

AD5383 具有 12 位分辨率，相對精度（INL）和差分非線性（DNL）均為 ±1 LSB 最大，保證了在溫度范圍內(nèi)的單調(diào)性。其零刻度誤差最大為 4 mV，偏移誤差最大為 ±4 mV，增益誤差在 25°C 時最大為 ±0.05% FSR，在 -40°C 至 +85°C 范圍內(nèi)最大為 ±0.06% FSR，增益溫度系數(shù)典型值為 2 ppm FSR/°C，DC 串擾最大為 1 LSB。參考輸入電壓方面，AD5383 - 5 推薦使用 2.5 V 外部參考，AD5383 - 3 推薦使用 1.25 V 外部參考，參考輸出可通過控制寄存器進行編程選擇。

（二）輸出特性

輸出電壓范圍為 0 至 AVDD，短路電流最大為 40 mA，負載電流最大為 ±1 mA。在電容負載穩(wěn)定性方面，RL = 5 kΩ 時最大為 200 pF，RL = ∞ 時最大為 1000 pF，DC 輸出阻抗最大為 0.6 Ω。

（三）交流特性

輸出電壓建立時間在 1/4 至 3/4 滿量程變化時，升壓模式關(guān)閉（CR9 = 0）下典型值為 3 μs，最大值為 8 μs。壓擺率在升壓模式關(guān)閉時典型值為 1.5 V/μs，升壓模式開啟時典型值為 2.5 V/μs。數(shù)字到模擬的毛刺能量典型值為 12 nV - s，毛刺脈沖峰值幅度典型值為 15 mV，DAC 到 DAC 串擾典型值為 1 nV - s，數(shù)字串擾典型值為 0.8 nV - s，數(shù)字饋通典型值為 0.1 nV - s，輸出噪聲在 0.1 Hz 至 10 Hz 范圍內(nèi)，外部參考時典型值為 15 μV p - p，內(nèi)部參考時典型值為 40 μV p - p。

（四）時序特性

不同接口模式下，AD5383 具有特定的時序要求。串行接口時，SCLK 周期時間最小值為 33 ns，SCLK 高時間和低時間最小值均為 13 ns 等；I2C 串行接口中，SCL 時鐘頻率最大為 400 kHz；并行接口時，WR 脈沖寬度低最小值為 20 ns 等。這些時序參數(shù)對于確保數(shù)據(jù)的正確傳輸和處理至關(guān)重要。

三、功能模塊與架構(gòu)

（一）DAC 架構(gòu)

AD5383 采用 12 位電阻串 DAC 架構(gòu)，后面跟隨一個增益為 2 的輸出緩沖放大器，保證了 DAC 的單調(diào)性。每個通道都有獨立的偏移和增益控制寄存器，用戶可以通過內(nèi)部的 m 和 c 寄存器對偏移和增益進行數(shù)字調(diào)整，以校準整個信號鏈中的誤差。所有通道都是雙緩沖的，可通過 LDAC 引腳實現(xiàn)所有通道的同步更新。

（二）數(shù)據(jù)解碼

AD5383 包含一個 12 位數(shù)據(jù)總線（DB11 至 DB0），根據(jù) REG1 和 REG0 的值，數(shù)據(jù)可以加載到指定的 DAC 輸入寄存器、偏移（c）寄存器或增益（m）寄存器中。不同寄存器的數(shù)據(jù)格式有明確規(guī)定，方便用戶進行數(shù)據(jù)配置。

（三）片上特殊功能寄存器（SFR）

AD5383 擁有多個特殊功能寄存器，通過不同的地址位組合實現(xiàn)各種功能，如無操作（NOP）、寫入 CLR 代碼、軟清除、軟電源關(guān)斷、軟電源開啟、控制寄存器讀寫、通道監(jiān)控、軟復位等。這些功能為系統(tǒng)的配置和控制提供了更多的靈活性。

四、接口與通信

（一）接口類型

AD5383 支持并行和串行接口，串行接口又可配置為 SPI、DSP、MICROWIRE 或 I2C 兼容模式。通過 SER/PAR 引腳選擇并行或串行接口模式，在串行模式下，SPI/I2C 引腳用于選擇具體的串行接口類型。

（二）串行接口

在 DSP、SPI、MICROWIRE 兼容的串行接口中，可采用獨立模式或菊花鏈模式。獨立模式下，通過 SYNC 引腳啟動寫入周期，數(shù)據(jù)按 24 位格式傳輸；菊花鏈模式可將多個設備級聯(lián)，增加系統(tǒng)通道數(shù)。讀回模式可通過設置 R/W 位讀取指定寄存器的數(shù)據(jù)。

（三）I2C 串行接口

AD5383 的 I2C 接口支持 400 kHz 的數(shù)據(jù)傳輸速率，作為從設備與主設備通信。數(shù)據(jù)傳輸遵循 I2C 協(xié)議，有 START 和 STOP 條件、確認位（ACK）等機制。寫入操作有 4 字節(jié)模式、3 字節(jié)模式和 2 字節(jié)模式，不同模式適用于不同的應用場景，可減少軟件開銷。

（四）并行接口

并行接口通過 CS 引腳選擇設備，WR 引腳的上升沿結(jié)合 CS 低電平和地址總線輸入將數(shù)據(jù)寫入所選寄存器。REG0 和 REG1 引腳確定數(shù)據(jù)的目標寄存器，Pins A4 至 A0 用于單獨尋址 32 個 DAC 通道，Pins DB11 至 DB0 接受 12 位并行數(shù)據(jù)。

五、硬件功能

（一）復位功能

RESET 引腳為負邊沿敏感輸入，將所有寄存器復位到上電復位狀態(tài)，DAC 寄存器內(nèi)容清零，輸出電壓為 0 V，復位過程最長需要 270 μs。

（二）異步清除功能

CLR 引腳將 DAC 寄存器更新為用戶可配置的 CLR 寄存器中的數(shù)據(jù)，執(zhí)行時間為 32 μs，可用于系統(tǒng)校準。

（三）BUSY 和 LDAC 功能

BUSY 輸出指示 AD5383 的狀態(tài)，在計算內(nèi)部數(shù)據(jù) x2 時為低電平，此時可繼續(xù)寫入數(shù)據(jù)，但不能更新 DAC 輸出。LDAC 為低電平時，將輸入寄存器內(nèi)容傳輸?shù)?DAC 寄存器并更新輸出。若 LDAC 在 BUSY 為低時變低，事件將被存儲，待 BUSY 變高后執(zhí)行更新。

（四）FIFO 操作

在并行接口模式下，AD5383 包含 FIFO 以優(yōu)化操作。FIFO 使能（FIFO EN）引腳為高電平時，可在并行模式下以全速寫入設備，最多可寫入 128 條連續(xù)指令。當 FIFO 滿時，后續(xù)寫入將被忽略。

（五）上電復位

上電復位將所有寄存器設置為預定義狀態(tài)，模擬輸出配置為高阻抗，BUSY 引腳在復位期間為低電平，防止數(shù)據(jù)寫入。

（六）電源關(guān)斷

AD5383 具有全局電源關(guān)斷功能，將所有通道置于低功耗模式，模擬功耗最大為 2 μA，數(shù)字功耗最大為 20 μA。輸出放大器可配置為高阻抗輸出或提供 100 kΩ 負載到地，內(nèi)部寄存器內(nèi)容在關(guān)斷模式下保留。

六、應用場景與注意事項

（一）應用場景

AD5383 因其高通道數(shù)、高分辨率和單調(diào)特性，適用于多種光學應用，如可變光衰減器（VOA）、光微機電系統(tǒng)（MEMS）、控制系統(tǒng)和儀器儀表等。在這些應用中，它可以精確控制光學信號的強度，確保系統(tǒng)的穩(wěn)定性和準確性。

（二）電源供應

電源供應的解耦和排序?qū)τ?AD5383 的性能至關(guān)重要。在 PCB 設計中，應將模擬和數(shù)字部分分開，采用星型接地，對電源引腳進行充分的旁路電容配置。電源供應順序上，應先施加 DVDD，再施加 AVDD，若 AVDD 不能在 10 ms 內(nèi)施加，需進行硬件復位。

（三）典型配置

使用外部參考時，需將所有 AGND、SIGNAL_GND 和 DAC_GND 引腳連接到公共 AGND，AVDD 線連接到同一電源，并進行適當?shù)娜ヱ?。使用?nèi)部參考時，需通過控制寄存器進行配置和開啟。

（四）功能應用

通道監(jiān)控功能可通過外部 ADC 對任意通道輸出進行監(jiān)測；Toggle 模式可通過 LDAC 控制信號在兩個 DAC 數(shù)據(jù)寄存器之間切換，生成方波信號；熱監(jiān)測功能可在芯片溫度超過 130°C 時自動關(guān)閉輸出放大器，保護芯片。

總之，AD5383 是一款功能豐富、性能出色的 DAC 芯片，為電子工程師在設計高精度、高通道數(shù)的系統(tǒng)時提供了有力的支持。在實際應用中，需要根據(jù)具體需求合理配置和使用其各項功能，同時注意電源供應、接口通信等方面的細節(jié)，以確保系統(tǒng)的穩(wěn)定運行。你在使用 AD5383 或類似 DAC 芯片時，遇到過哪些有趣的問題或挑戰(zhàn)呢？歡迎在評論區(qū)分享。