AD9859直接數(shù)字合成器：功能特性與應(yīng)用解析

一、引言

在電子設(shè)計(jì)領(lǐng)域，直接數(shù)字合成器（DDS）憑借其高精度、快速頻率切換等特性，在眾多應(yīng)用場(chǎng)景中發(fā)揮著重要作用。AD9859作為一款高性能的DDS芯片，由Analog Devices推出，具備諸多卓越特性。本文將深入剖析AD9859的技術(shù)細(xì)節(jié)、工作原理以及應(yīng)用場(chǎng)景，為電子工程師們提供全面的參考。

文件下載：AD9859.pdf

二、AD9859的特性亮點(diǎn)

2.1 高速與高性能

AD9859擁有400 MSPS的內(nèi)部時(shí)鐘速度，集成了10位DAC，能夠生成高達(dá)200 MHz的頻率捷變模擬輸出正弦波形。其相位噪聲在1 kHz偏移時(shí)≤ –120 dBc/Hz（DAC輸出），在160 MHz（±100 kHz偏移）時(shí)具有>75 dB的無(wú)雜散動(dòng)態(tài)范圍（SFDR），展現(xiàn)出出色的動(dòng)態(tài)性能。

2.2 靈活的控制與配置

芯片支持串行輸入/輸出（I/O）控制，采用1.8 V電源供電，具備軟件和硬件控制的掉電功能。同時(shí)，它還擁有PLL REFCLK乘法器（4×至20×）、內(nèi)部振蕩器，可由單個(gè)晶體驅(qū)動(dòng)，具備相位調(diào)制能力以及多芯片同步功能。

2.3 廣泛的工作溫度范圍

AD9859被指定在–40°C至+105°C的擴(kuò)展工業(yè)溫度范圍內(nèi)工作，能夠適應(yīng)各種惡劣的工作環(huán)境。

三、工作原理與組件模塊

3.1 DDS核心

DDS核心的輸出頻率（(f{o})）與系統(tǒng)時(shí)鐘頻率（SYSCLK）、頻率調(diào)諧字（FTW）以及累加器容量有關(guān)。具體關(guān)系如下： 當(dāng)(0 leq FTW leq 2^{31})時(shí)，(f{o}=(FTW)(f{S}) / 2^{32})； 當(dāng)(2^{31}< FTW<2^{32}-1)時(shí)，(f{o}=f_{S} times(1-(FTW / 2^{32})))。 相位累加器的輸出值通過(guò)COS(x)功能塊轉(zhuǎn)換為幅度值，并路由到DAC。

3.2 鎖相環(huán)（PLL）

PLL可對(duì)REFCLK頻率進(jìn)行乘法運(yùn)算，通過(guò)編程控制功能寄存器2的5位REFCLK乘法器部分（Bits <7:3>）來(lái)實(shí)現(xiàn)。當(dāng)編程值在0x04至0x14（十進(jìn)制4至20）范圍內(nèi)時(shí)，PLL將REFCLK輸入頻率乘以相應(yīng)的十進(jìn)制值，但PLL的最大輸出頻率限制為400 MHz。當(dāng)編程值超出4至20的范圍時(shí)，PLL被旁路以節(jié)省功率。

3.3 時(shí)鐘輸入

AD9859支持多種時(shí)鐘方法，包括差分或單端輸入時(shí)鐘，以及片上振蕩器和PLL乘法器的啟用，這些都可通過(guò)用戶可編程位進(jìn)行控制。它可以配置為六種操作模式之一來(lái)生成系統(tǒng)時(shí)鐘，具體模式通過(guò)CLKMODESELECT引腳、CFR1<4>和CFR2<7:3>進(jìn)行配置。

3.4 DAC輸出

芯片集成了10位電流輸出DAC，其輸出參考AVDD而非AGND。兩個(gè)互補(bǔ)輸出提供組合的滿量程輸出電流（(I_{out})），差分輸出可減少DAC輸出處可能存在的共模噪聲，提高信噪比。滿量程電流由連接在DAC_RSET引腳和DAC地（AGNDDAC）之間的外部電阻（(R{SET})）控制，關(guān)系為(R{SET}=39.19 / I{OUT})。最大滿量程輸出電流為15 mA，但將輸出限制為10 mA可提供最佳的無(wú)雜散動(dòng)態(tài)范圍（SFDR）性能。DAC輸出合規(guī)范圍為AVDD + 0.5 V至AVDD – 0.5 V。

3.5 串行I/O端口

AD9859的串行端口是一個(gè)靈活的同步串行通信端口，可輕松與許多行業(yè)標(biāo)準(zhǔn)的微控制器和微處理器接口。它兼容大多數(shù)同步傳輸格式，支持MSB先或LSB先的傳輸格式，可配置為單引腳I/O（SDIO）實(shí)現(xiàn)2線接口，或兩個(gè)單向引腳（SDIO/SDO）實(shí)現(xiàn)3線接口。

四、寄存器配置與功能控制

4.1 控制功能寄存器

AD9859有多個(gè)控制功能寄存器，如CFR1和CFR2，用于控制芯片的各種功能、特性和模式。例如，CFR1可控制數(shù)字電源掉電、DAC電源掉電、時(shí)鐘輸入電源掉電等功能；CFR2主要控制與芯片模擬部分相關(guān)的功能，如REFCLK乘法器、VCO范圍、電荷泵電流等。

4.2 其他寄存器

還包括幅度比例因子（ASF）寄存器、幅度斜坡速率（ARR）寄存器、頻率調(diào)諧字（FTW0）寄存器和相位偏移字（POW）寄存器等。這些寄存器在輸出整形鍵控（OSK）操作、頻率控制和相位調(diào)整等方面發(fā)揮著重要作用。

五、操作模式與編程特性

5.1 單音模式

在單音模式下，DDS核心使用單個(gè)調(diào)諧字，存儲(chǔ)在FTW0中的值被提供給相位累加器，該值只能手動(dòng)更改，通過(guò)向FTW0寫(xiě)入新值并發(fā)出I/O UPDATE信號(hào)來(lái)實(shí)現(xiàn)。相位調(diào)整可通過(guò)相位偏移寄存器進(jìn)行。

5.2 相位偏移控制

用戶可以通過(guò)控制寄存器向相位累加器的輸出添加14位相位偏移（θ），提供靜態(tài)相位調(diào)整和動(dòng)態(tài)相位調(diào)制兩種方法。同時(shí)，AD9859允許對(duì)相位累加器進(jìn)行可編程的連續(xù)清零、清零釋放或自動(dòng)清零功能，這些功能通過(guò)CFR1的相關(guān)位進(jìn)行控制。

5.3 整形開(kāi)關(guān)鍵控（OSK）

AD9859的整形開(kāi)關(guān)鍵控功能允許用戶控制DAC的開(kāi)-關(guān)發(fā)射的上升和下降時(shí)間，支持自動(dòng)和手動(dòng)兩種模式。自動(dòng)模式下，內(nèi)部生成的比例因子由幅度斜坡速率（ARR）寄存器控制，通過(guò)外部引腳（OSK）進(jìn)行調(diào)節(jié)；手動(dòng)模式下，用戶可直接將比例因子值寫(xiě)入幅度比例因子（ASF）寄存器來(lái)控制輸出幅度。

5.4 同步功能

芯片支持自動(dòng)同步、軟件控制手動(dòng)同步和硬件控制手動(dòng)同步三種模式，可實(shí)現(xiàn)多個(gè)AD9859的輕松同步。在同步多個(gè)設(shè)備時(shí)，需要注意所有單元共享公共時(shí)鐘源，I/O UPDATE信號(hào)的上升沿必須同步提供給所有設(shè)備，并且要將DVDD_I/O電源設(shè)置為3.3 V。

六、應(yīng)用電路與布局考慮

6.1 建議應(yīng)用電路

文檔中給出了幾個(gè)建議的應(yīng)用電路，如用于上變頻/下變頻的同步本振電路、PLL中的數(shù)字可編程分頻功能電路以及兩個(gè)AD9859同步提供具有獨(dú)立相位偏移的I和Q載波以實(shí)現(xiàn)清零的電路等。這些電路展示了AD9859在不同應(yīng)用場(chǎng)景中的靈活性和實(shí)用性。

6.2 布局考慮

為了獲得最佳性能，在布局時(shí)應(yīng)將模擬電源（AVDD）和數(shù)字電源（DVDD）分別供電，即使它們由同一個(gè)電源驅(qū)動(dòng)的不同電壓調(diào)節(jié)器提供。同樣，接地連接（AGND、DGND）應(yīng)盡可能分開(kāi)，旁路電容器應(yīng)盡可能靠近設(shè)備引腳放置。

七、總結(jié)

AD9859作為一款高性能的直接數(shù)字合成器，憑借其高速、高精度、靈活的控制和配置以及廣泛的應(yīng)用場(chǎng)景，為電子工程師們提供了一個(gè)強(qiáng)大的工具。在實(shí)際設(shè)計(jì)中，工程師們需要深入理解其工作原理、寄存器配置和操作模式，結(jié)合具體的應(yīng)用需求，合理設(shè)計(jì)電路和布局，以充分發(fā)揮AD9859的優(yōu)勢(shì)。你在使用AD9859的過(guò)程中遇到過(guò)哪些挑戰(zhàn)呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見(jiàn)解。