AD9951：高性能直接數(shù)字合成器的全面解析

在電子設(shè)計(jì)領(lǐng)域，直接數(shù)字合成器（DDS）憑借其出色的頻率合成能力和靈活性，成為眾多應(yīng)用場(chǎng)景中的關(guān)鍵組件。AD9951作為一款性能卓越的DDS芯片，以其高速、高精度和豐富的功能，在通信、測(cè)試測(cè)量等領(lǐng)域得到了廣泛應(yīng)用。本文將對(duì)AD9951進(jìn)行全面解析，為電子工程師們提供深入的技術(shù)參考。

文件下載：AD9951.pdf

一、AD9951概述

AD9951是一款具備14位DAC的直接數(shù)字合成器，內(nèi)部時(shí)鐘速度高達(dá)400 MSPS。它采用先進(jìn)的DDS技術(shù)，結(jié)合內(nèi)部高速、高性能DAC，能夠生成頻率靈活的模擬輸出正弦波形，最高可達(dá)200 MHz。該芯片專(zhuān)為快速跳頻和精細(xì)調(diào)諧分辨率而設(shè)計(jì)，頻率調(diào)諧和控制字通過(guò)串行I/O端口加載，工作溫度范圍為 -40°C至 +105°C，適用于各種工業(yè)環(huán)境。

二、關(guān)鍵特性

1. 高性能參數(shù)

• 高時(shí)鐘速度：內(nèi)部時(shí)鐘速度達(dá)到400 MSPS，能夠快速生成所需頻率信號(hào)。
• 高分辨率DAC：集成14位數(shù)字 - 模擬轉(zhuǎn)換器（DAC），提供高精度的模擬輸出。
• 寬頻率范圍：REFCLK輸入頻率范圍廣泛，REFCLK乘數(shù)禁用時(shí)為1 - 400 MHz，啟用不同乘數(shù)時(shí)也能滿(mǎn)足多種需求。
• 低相位噪聲：在1 kHz偏移處，DAC輸出的相位噪聲 ≤ -120 dBc/Hz，確保信號(hào)的穩(wěn)定性和純凈度。
• 出色的動(dòng)態(tài)性能：在160 MHz（±100 kHz偏移）AOUT處，無(wú)雜散動(dòng)態(tài)范圍（SFDR）> 80 dB，有效減少雜散信號(hào)的干擾。

2. 豐富功能特性

• 多種控制方式：支持串行輸入/輸出（I/O）控制，方便與微控制器或微處理器進(jìn)行接口。
• 電源管理：具備軟件和硬件控制的電源關(guān)斷功能，可根據(jù)實(shí)際需求降低功耗。
• PLL乘數(shù)：內(nèi)置鎖相環(huán)（PLL）REFCLK乘數(shù)（4× - 20×），可靈活調(diào)整參考時(shí)鐘頻率。
• 相位調(diào)制能力：支持相位調(diào)制，滿(mǎn)足特定應(yīng)用場(chǎng)景下對(duì)信號(hào)相位的要求。
• 多芯片同步：支持多芯片同步，可實(shí)現(xiàn)多個(gè)AD9951芯片的協(xié)同工作。

三、電氣規(guī)格

1. 電源要求

AVDD、DVDD = 1.8 V ± 5%，DVDD_I/O = 3.3 V ± 5%，確保芯片在穩(wěn)定的電源環(huán)境下工作。

2. 時(shí)鐘輸入特性

REFCLK輸入頻率范圍根據(jù)乘數(shù)的不同而有所變化，輸入電容、輸入阻抗、占空比等參數(shù)也有明確規(guī)定，以保證時(shí)鐘信號(hào)的質(zhì)量。

3. DAC輸出特性

• 分辨率：14位分辨率，提供高精度的模擬輸出。
• 輸出電流和增益誤差：滿(mǎn)量程輸出電流和增益誤差在一定范圍內(nèi)，確保輸出信號(hào)的準(zhǔn)確性。
• 輸出偏移和非線(xiàn)性：輸出偏移較小，差分非線(xiàn)性和積分非線(xiàn)性也在可接受范圍內(nèi)，保證輸出信號(hào)的線(xiàn)性度。
• 殘留相位噪聲和SFDR：在不同頻率下，殘留相位噪聲和SFDR表現(xiàn)良好，有效減少噪聲和雜散信號(hào)的影響。

4. 時(shí)序特性

包括串行控制總線(xiàn)的最大頻率、最小時(shí)鐘脈沖寬度、數(shù)據(jù)設(shè)置時(shí)間、數(shù)據(jù)保持時(shí)間等參數(shù)，確保數(shù)據(jù)傳輸?shù)臏?zhǔn)確性和穩(wěn)定性。

5. 邏輯輸入輸出特性

CMOS邏輯輸入輸出的電壓和電流參數(shù)有明確規(guī)定，確保與其他電路的兼容性。

6. 功耗特性

不同工作模式下的功耗不同，如快速功率關(guān)斷模式、單音模式和全睡眠模式，可根據(jù)實(shí)際需求選擇合適的工作模式以降低功耗。

7. 同步功能

最大SYNC時(shí)鐘速率和SYNC_CLK對(duì)齊分辨率等參數(shù)，確保多芯片同步的準(zhǔn)確性。

四、引腳配置與功能

AD9951采用48 - 引腳TQFP/EP封裝，各引腳功能明確，包括電源引腳、時(shí)鐘輸入引腳、DAC輸出引腳、控制引腳等。其中，Pin 43（DVDD_I/O）可供電至1.8 V或3.3 V，而DVDD引腳（Pin 2和Pin 34）只能供電至1.8 V。各引腳的詳細(xì)功能如下：

• I/O UPDATE：上升沿將內(nèi)部緩沖存儲(chǔ)器的內(nèi)容傳輸?shù)絀/O寄存器。
• DVDD：數(shù)字電源引腳（1.8 V）。
• DGND：數(shù)字電源接地引腳。
• AVDD：模擬電源引腳（1.8 V）。
• AGND：模擬電源接地引腳。
• OSC/REFCLK：互補(bǔ)參考時(shí)鐘/振蕩器輸入。
• CRYSTAL OUT：振蕩器部分的輸出。
• CLKMODESELECT：振蕩器部分的控制引腳。
• LOOP_FILTER：提供REFCLK乘數(shù)的PLL環(huán)路濾波器的外部零補(bǔ)償網(wǎng)絡(luò)連接。
• IOUT：互補(bǔ)DAC輸出。
• DACBP：DAC帶隙去耦引腳。
• DAC_RSET：連接電阻以建立DAC的參考電流。
• PWRDWNCTL：外部電源關(guān)斷控制輸入引腳。
• RESET：硬件復(fù)位引腳。
• IOSYNC：異步主動(dòng)高電平復(fù)位串行端口控制器。
• SDO：串行數(shù)據(jù)輸出引腳（3 - 線(xiàn)串行端口模式）。
• CS：芯片選擇引腳。
• SCLK：串行數(shù)據(jù)時(shí)鐘引腳。
• SDIO：串行數(shù)據(jù)輸入/輸出引腳。
• SYNC_IN：用于同步多個(gè)AD9951設(shè)備的輸入信號(hào)。
• SYNC_CLK：時(shí)鐘輸出引腳，作為外部硬件的同步器。
• OSK：控制整形開(kāi)關(guān)鍵控功能方向的輸入引腳。
• EPAD：暴露焊盤(pán)，連接到模擬地。

五、典型性能特性

通過(guò)一系列圖表展示了AD9951在不同輸出頻率下的寬帶無(wú)雜散動(dòng)態(tài)范圍（WBSFDR）和窄帶無(wú)雜散動(dòng)態(tài)范圍（NBSFDR），以及殘留相位噪聲等性能指標(biāo)。這些圖表直觀地反映了芯片在不同工作條件下的性能表現(xiàn)，為工程師在實(shí)際應(yīng)用中提供了重要的參考依據(jù)。

六、工作原理

1. DDS核心

DDS的輸出頻率是系統(tǒng)時(shí)鐘頻率（SYSCLK）、頻率調(diào)諧字（FTW）和累加器容量的函數(shù)。通過(guò)特定的公式計(jì)算輸出頻率，確保信號(hào)的精確生成。同時(shí)，相位累加器的輸出通過(guò)COS(x)功能塊轉(zhuǎn)換為幅度值，并路由到DAC。在某些應(yīng)用中，可通過(guò)控制位將相位累加器輸出強(qiáng)制為零。

2. 鎖相環(huán)（PLL）

PLL可對(duì)REFCLK頻率進(jìn)行乘法運(yùn)算，通過(guò)編程控制功能寄存器2的5位REFCLK乘數(shù)部分來(lái)實(shí)現(xiàn)。當(dāng)乘數(shù)在4 - 20范圍內(nèi)時(shí)，PLL將REFCLK輸入頻率乘以相應(yīng)的十進(jìn)制值，但最大輸出頻率限制為400 MHz。當(dāng)乘數(shù)超出該范圍時(shí)，PLL被旁路以節(jié)省功率。

3. 時(shí)鐘輸入

AD9951支持多種時(shí)鐘方法，可通過(guò)用戶(hù)可編程位控制差分或單端輸入時(shí)鐘、片上振蕩器和PLL乘數(shù)的啟用。通過(guò)CLKMODESELECT引腳、CFR1<4>和CFR2<7:3>可配置六種工作模式來(lái)生成系統(tǒng)時(shí)鐘。

4. DAC輸出

AD9951集成了14位電流輸出DAC，輸出參考AVDD而非AGND。兩個(gè)互補(bǔ)輸出提供組合的滿(mǎn)量程輸出電流，可有效減少共模噪聲，提高信噪比。滿(mǎn)量程電流由外部電阻控制，輸出合規(guī)范圍為AVDD + 0.5 V至AVDD - 0.5 V。

5. 串行I/O端口

串行I/O端口是一個(gè)靈活的同步串行通信端口，與許多行業(yè)標(biāo)準(zhǔn)微控制器和微處理器兼容。支持MSB先或LSB先的傳輸格式，可配置為2 - 線(xiàn)或3 - 線(xiàn)接口，還提供了IOSYNC和CS引腳以增加系統(tǒng)設(shè)計(jì)的靈活性。

6. 寄存器映射和描述

芯片的寄存器映射詳細(xì)列出了各個(gè)寄存器的名稱(chēng)、位范圍、默認(rèn)值等信息，包括控制功能寄存器1（CFR1）、控制功能寄存器2（CFR2）、幅度縮放因子（ASF）、幅度斜坡速率（ARR）、頻率調(diào)諧字（FTW0）和相位偏移字（POW0）等。每個(gè)寄存器的各個(gè)位都有明確的功能描述，工程師可根據(jù)實(shí)際需求進(jìn)行編程配置。

七、工作模式

1. 單音模式

在單音模式下，DDS核心使用單個(gè)調(diào)諧字，F(xiàn)TW0中存儲(chǔ)的值提供給相位累加器。可通過(guò)向FTW0寫(xiě)入新值并發(fā)出I/O UPDATE來(lái)手動(dòng)更改頻率，還可通過(guò)相位偏移寄存器進(jìn)行相位調(diào)整。

2. 編程特性

• 相位偏移控制：可通過(guò)控制寄存器向相位累加器的輸出添加14位相位偏移，提供靜態(tài)相位調(diào)整和動(dòng)態(tài)相位調(diào)制兩種方法。
• 連續(xù)清零位和清零釋放功能：通過(guò)CFR1的相關(guān)位可實(shí)現(xiàn)相位累加器的連續(xù)清零和清零釋放功能。
• 整形開(kāi)關(guān)鍵控：支持自動(dòng)和手動(dòng)整形開(kāi)關(guān)鍵控模式，可控制DAC輸出的上升和下降時(shí)間，減少突發(fā)數(shù)據(jù)傳輸?shù)念l譜影響。
• 同步功能：支持自動(dòng)同步、軟件手動(dòng)同步和硬件手動(dòng)同步三種模式，可實(shí)現(xiàn)多個(gè)AD9951設(shè)備的同步工作。

八、串行端口操作

1. 通信周期

與AD9951的通信周期分為兩個(gè)階段：指令周期和數(shù)據(jù)傳輸周期。指令字節(jié)指定讀寫(xiě)操作和寄存器地址，在通信周期的前八個(gè)SCLK上升沿寫(xiě)入。數(shù)據(jù)傳輸周期根據(jù)訪(fǎng)問(wèn)的寄存器不同而傳輸不同數(shù)量的字節(jié)。

2. 指令字節(jié)

指令字節(jié)包含讀寫(xiě)操作指示和寄存器地址信息，通過(guò)位7確定讀寫(xiě)操作，位4 - 0確定訪(fǎng)問(wèn)的寄存器。

3. 串行接口端口引腳描述

SCLK為串行時(shí)鐘，CSB為芯片選擇，SDIO為串行數(shù)據(jù)I/O，SDO為串行數(shù)據(jù)輸出，IOSYNC用于同步I/O端口狀態(tài)機(jī)。

4. MSB/LSB傳輸

AD9951串行端口支持MSB先或LSB先的數(shù)據(jù)格式，由控制寄存器0x00<8>位控制。不同格式下，串行端口控制器生成的字節(jié)地址順序不同。

九、電源關(guān)斷功能

AD9951支持外部控制或硬件電源關(guān)斷功能，以及軟件可編程電源關(guān)斷位。軟件控制可通過(guò)CFR1<7:4>位分別對(duì)DAC、PLL、輸入時(shí)鐘電路和數(shù)字邏輯進(jìn)行電源關(guān)斷。外部電源關(guān)斷通過(guò)PWRDWNCTL輸入引腳控制，根據(jù)CFR1<3>位進(jìn)入快速恢復(fù)或全功率關(guān)斷模式。

十、布局考慮

為了獲得最佳性能，在布局時(shí)應(yīng)將模擬電源（AVDD）和數(shù)字電源（DVDD）分開(kāi)供電，接地連接（AGND、DGND）也應(yīng)盡量分開(kāi)。旁路電容器應(yīng)盡可能靠近設(shè)備引腳放置，采用多層旁路方案可有效減少噪聲干擾。

十一、應(yīng)用電路

文檔中提供了幾種建議的應(yīng)用電路，包括同步LO用于上變頻/下變頻、PLL中的數(shù)字可編程分頻功能、兩個(gè)AD9951設(shè)備同步提供具有獨(dú)立相位偏移的I和Q載波等。這些應(yīng)用電路為工程師在實(shí)際設(shè)計(jì)中提供了參考。

綜上所述，AD9951是一款功能強(qiáng)大、性能卓越的直接數(shù)字合成器，適用于多種應(yīng)用場(chǎng)景。電子工程師在使用該芯片時(shí)，應(yīng)充分了解其特性、工作原理和應(yīng)用方法，結(jié)合實(shí)際需求進(jìn)行合理設(shè)計(jì)，以實(shí)現(xiàn)最佳的系統(tǒng)性能。你在使用AD9951的過(guò)程中遇到過(guò)哪些問(wèn)題呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見(jiàn)解。