解析 onsemi FDMS3660S：高性能 N 溝道 MOSFET 的卓越之選

在電子設(shè)計領(lǐng)域，MOSFET 作為關(guān)鍵的功率器件，其性能直接影響著電路的效率和穩(wěn)定性。今天，我們就來深入剖析 onsemi 推出的 FDMS3660S，一款采用雙 PQFN 封裝的 N 溝道 MOSFET 產(chǎn)品。

文件下載：FDMS3660S-D.PDF

產(chǎn)品概述

FDMS3660S 內(nèi)部集成了兩個專門設(shè)計的 N 溝道 MOSFET，其開關(guān)節(jié)點(diǎn)內(nèi)部相連，這一設(shè)計極大地方便了同步降壓轉(zhuǎn)換器的布局和布線。控制 MOSFET（Q1）和同步 SyncFET（Q2）經(jīng)過精心設(shè)計，能夠提供出色的功率效率。

關(guān)鍵特性

低導(dǎo)通電阻

Q1 在不同條件下展現(xiàn)出優(yōu)秀的導(dǎo)通電阻特性：當(dāng) $V{GS}=10V$、$I{D}=13A$ 時，最大 $R{DS(on)}=8mOmega$；當(dāng) $V{GS}=4.5V$、$I{D}=11A$ 時，最大 $R{DS(on)}=11mOmega$。Q2 的表現(xiàn)更為出色，在 $V{GS}=10V$、$I{D}=30A$ 時，最大 $R{DS(on)}=1.8mOmega$；$V{GS}=4.5V$、$I{D}=27A$ 時，最大 $R{DS(on)}=2.2mOmega$。低導(dǎo)通電阻意味著在導(dǎo)通狀態(tài)下的功率損耗更小，有助于提高電路的效率。

低電感封裝

該產(chǎn)品采用低電感封裝，能夠有效縮短上升/下降時間，從而降低開關(guān)損耗。同時，MOSFET 的集成設(shè)計優(yōu)化了布局，降低了電路電感，減少了開關(guān)節(jié)點(diǎn)的振鈴現(xiàn)象。

環(huán)保合規(guī)

FDMS3660S 符合 RoHS 標(biāo)準(zhǔn)，無鉛設(shè)計，滿足環(huán)保要求，使工程師在設(shè)計時無需擔(dān)心環(huán)保法規(guī)的限制。

電氣參數(shù)

極限參數(shù)

在 $T{A}=25^{circ}C$ 的條件下，Q1 和 Q2 的漏源電壓 $V{DS}$ 最大值均為 30V，瞬態(tài)耐壓 $Bvdsst$ 小于 100ns 時為 36V。柵源電壓方面，Q1 為 $pm20V$，Q2 為 $pm12V$。連續(xù)漏極電流方面，不同條件下有不同的限制，如在 $T{C}=25^{circ}C$ 時，Q1 為 30A（封裝限制）、60A（硅片限制），Q2 為 60A（封裝限制）、145A（硅片限制）；在 $T{A}=25^{circ}C$ 時，Q1 為 13A，Q2 為 30A。脈沖漏極電流 Q1 為 40A，Q2 為 120A。單脈沖雪崩能量 Q1 為 33mJ，Q2 為 86mJ。單操作功率耗散在不同條件下也有相應(yīng)規(guī)定。工作和存儲結(jié)溫范圍為 $-55^{circ}C$ 至 $+150^{circ}C$。需要注意的是，超過這些極限參數(shù)可能會損壞器件，影響其功能和可靠性。

電氣特性

在關(guān)斷特性方面，漏源擊穿電壓 $BVDSS$ 在特定測試條件下，Q1 和 Q2 均為 30V。擊穿電壓溫度系數(shù)方面，Q1 為 16mV/°C，Q2 為 24mV/°C。零柵壓漏極電流 $IDSS$ 和柵源泄漏電流 $IGSS$ 也有明確的數(shù)值。

導(dǎo)通特性中，柵源閾值電壓 $VGS(th)$ 及其溫度系數(shù)在不同條件下有不同表現(xiàn)。漏源導(dǎo)通電阻 $rDS(on)$ 隨柵源電壓和漏極電流的變化而變化，并且在不同溫度下也有所不同。正向跨導(dǎo) $gFS$ 反映了 MOSFET 的放大能力。

動態(tài)特性方面，輸入電容 $Ciss$、輸出電容 $Coss$、反向傳輸電容 $Crss$ 和柵極電阻 $Rg$ 等參數(shù)對于分析 MOSFET 的開關(guān)性能至關(guān)重要。開關(guān)特性包括導(dǎo)通延遲時間、上升時間、關(guān)斷延遲時間、下降時間以及總柵極電荷 $Qg$ 和柵極驅(qū)動電荷 $Qgd$ 等。

漏源二極管特性中，正向電壓、反向恢復(fù)時間和反向恢復(fù)電荷等參數(shù)也會影響 MOSFET 的性能。

典型特性

文檔中給出了豐富的典型特性曲線，包括導(dǎo)通區(qū)域特性、歸一化導(dǎo)通電阻與漏極電流和柵極電壓的關(guān)系、歸一化導(dǎo)通電阻與結(jié)溫的關(guān)系、導(dǎo)通電阻與柵源電壓的關(guān)系、傳輸特性、源漏二極管正向電壓與源電流的關(guān)系、柵極電荷特性、電容與漏源電壓的關(guān)系、無鉗位電感開關(guān)能力、最大連續(xù)漏極電流與殼溫的關(guān)系、正向偏置安全工作區(qū)、單脈沖最大功率耗散以及結(jié)到環(huán)境的瞬態(tài)熱響應(yīng)曲線等。這些曲線為工程師在實(shí)際應(yīng)用中評估和優(yōu)化電路提供了重要的參考依據(jù)。

應(yīng)用信息

開關(guān)節(jié)點(diǎn)振鈴抑制

onsemi 的功率級產(chǎn)品采用了專有設(shè)計，在降壓轉(zhuǎn)換器中無需外部緩沖組件，就能有效降低開關(guān)節(jié)點(diǎn)（PHASE）的峰值過沖和振鈴電壓。與競爭對手的解決方案相比，在相同測試條件下，該產(chǎn)品的振鈴現(xiàn)象明顯減少。

PCB 布局指南

PCB 布局對于功率電路的性能至關(guān)重要。以下是一些推薦的布局準(zhǔn)則：

1. 輸入旁路電容：輸入陶瓷旁路電容 C1 和 C2 應(yīng)靠近功率級的 D1 和 S2 引腳放置，以減少寄生電感和高頻傳導(dǎo)損耗。
2. PHASE 銅跡線：PHASE 銅跡線不僅是功率級封裝到輸出電感的電流路徑，還可作為功率級封裝中下部 FET 的散熱器。跡線應(yīng)短而寬，以降低電阻，減少傳導(dǎo)損耗和溫度上升。同時，要注意避免與相鄰跡線的耦合。
3. 輸出電感位置：輸出電感應(yīng)盡可能靠近功率級器件，以減少銅跡線電阻導(dǎo)致的功率損耗。
4. 緩沖電路：POWERTRENCH 技術(shù)的 MOSFET 能有效減少相位節(jié)點(diǎn)振鈴，大多數(shù)情況下無需外部緩沖電路。若使用 RC 緩沖電路，應(yīng)將其靠近 PHASE 焊盤和 S2 引腳放置。
5. 驅(qū)動 IC 布局：驅(qū)動 IC 應(yīng)靠近功率級器件，通過寬跡線連接高側(cè)柵極和低側(cè)柵極，以消除驅(qū)動與 MOSFET 之間的寄生電感和電阻影響，提高開關(guān)效率。
6. 接地設(shè)計：S2 引腳應(yīng)通過多個過孔連接到接地平面，以實(shí)現(xiàn)低阻抗接地，避免接地不良導(dǎo)致的噪聲和故障。
7. 過孔使用：在每個銅區(qū)域使用多個過孔連接頂層、內(nèi)層和底層，有助于平滑電流流動和熱傳導(dǎo)。過孔應(yīng)相對較大，約 8 至 10 密耳，且電感合理。關(guān)鍵高頻組件應(yīng)靠近器件并位于 PCB 的同一側(cè)。

總結(jié)

FDMS3660S 憑借其低導(dǎo)通電阻、低電感封裝、環(huán)保合規(guī)等特性，以及出色的電氣性能和豐富的典型特性曲線，為電子工程師在計算、通信、通用負(fù)載點(diǎn)和筆記本 VCORE 等應(yīng)用中提供了一個高性能的解決方案。同時，合理的 PCB 布局指南有助于充分發(fā)揮該產(chǎn)品的優(yōu)勢，提高電路的效率和穩(wěn)定性。在實(shí)際設(shè)計中，工程師們可以根據(jù)具體需求，結(jié)合這些特性和指南，優(yōu)化電路設(shè)計，實(shí)現(xiàn)更好的性能。你在使用類似 MOSFET 產(chǎn)品時，遇到過哪些挑戰(zhàn)呢？歡迎在評論區(qū)分享你的經(jīng)驗(yàn)。