生成式 AI、Chiplet、多Die 架構、具身智能……新一輪計算浪潮正在深刻改變芯片設計方式，也對底層 IP 技術提出了前所未有的挑戰(zhàn)。

在近期舉辦的新思科技 IP 技術日活動上，我們特別采訪了新思科技 IP 事業(yè)部應用工程高級總監(jiān)王迎春和新思科技資深產(chǎn)品市場經(jīng)理 Mehak Kalra，圍繞高性能接口 IP、Chiplet 生態(tài)、車規(guī)級 IP 以及 EDA 與 IP 的深度協(xié)同，分享了他們對行業(yè)趨勢與技術演進的洞察。

算力爆發(fā)時代，IP設計面臨哪些新挑戰(zhàn)？

生成式 AI 正推動計算、存儲、互聯(lián)同步擴展。PCIe、CXL、UCIe、HBM、高速以太網(wǎng)等接口標準快速演進，芯片設計正在從“單芯片”走向分布式、多Die、系統(tǒng)級協(xié)同。

IP 不再只是“接口實現(xiàn)”，而是系統(tǒng)性能、功耗與可靠性的關鍵基礎。

Chiplet 成為主流，難點在哪？

Chiplet 設計帶來了更高的靈活性，也顯著提升了系統(tǒng)復雜度：架構劃分、Die-to-Die 互聯(lián)、封裝、可靠性、信號完整性……新思科技通過 EDA + IP 協(xié)同的一站式方案，幫助客戶把復雜性前移并系統(tǒng)化解決。

車規(guī)級與具身智能，對 IP 提出了哪些新要求？

在智能汽車與具身智能場景中，功能安全、可靠性與安全性成為“入場券”。

新思科技 IP 在設計之初就原生支持 ISO 26262、ISO 21434 等國際標準，并提供完整的合規(guī)證明，幫助客戶顯著縮短認證周期。

面向未來：IP 決定的不僅是芯片性能，更是系統(tǒng)能力

從 EDA 到 IP，從數(shù)字孿生到系統(tǒng)級驗證，新思科技正在為下一代 邊緣智能、工業(yè)元宇宙與具身智能構建可擴展、可驗證、可持續(xù)演進的技術底座。