新唐NAU8402立體聲24位DAC：音頻設(shè)計(jì)的理想選擇

在音頻設(shè)備的設(shè)計(jì)中，數(shù)模轉(zhuǎn)換器（DAC）的性能直接影響著音頻的質(zhì)量。新唐科技的NAU8402是一款高品質(zhì)的24位立體聲DAC，具備2Vrms的模擬輸出能力，在音頻設(shè)計(jì)領(lǐng)域有著廣泛的應(yīng)用前景。今天，我們就來(lái)深入了解一下這款產(chǎn)品。

文件下載：NAU8402WG.pdf

一、產(chǎn)品概述

NAU8402是一款高性能的24位立體聲DAC，它僅需3.3V單電源供電，卻能實(shí)現(xiàn)2Vrms的模擬輸出。其集成的電荷泵可實(shí)現(xiàn)真正的接地參考輸出，輸出電平高達(dá)5.6Vpp。同時(shí)，該器件具備自動(dòng)消除爆音/咔噠聲的功能，對(duì)電源和系統(tǒng)噪聲有很強(qiáng)的抗干擾能力，能有效降低外部元件成本，實(shí)現(xiàn)快速高效的系統(tǒng)集成。工作溫度范圍為-40°C至+85°C，還可根據(jù)需求提供符合AEC - Q100和TS16949標(biāo)準(zhǔn)的產(chǎn)品。

二、產(chǎn)品特性

音頻性能卓越

• 高信噪比與低失真：A加權(quán)信噪比可達(dá)98dB，總諧波失真加噪聲（THD + N）低至 - 82dB，能為用戶帶來(lái)純凈、清晰的音頻體驗(yàn)。
• 出色的電源抑制比：在1kHz時(shí)，電源抑制比（PSRR）達(dá)到68dB，有效減少電源噪聲對(duì)音頻信號(hào)的干擾。
• 高通道分離度：1kHz時(shí)通道分離度高達(dá)108dB，確保左右聲道信號(hào)的獨(dú)立性，避免串音問(wèn)題。

靈活的接口與高采樣率

• I2S接口：支持作為I2S從設(shè)備，采樣率最高可達(dá)96kHz，可根據(jù)時(shí)鐘頻率比靈活調(diào)整。
• 多時(shí)鐘支持：支持12.288MHz、24.576MHz、11.290MHz和22.579MHz等主時(shí)鐘頻率，還具備自動(dòng)速率檢測(cè)功能，可適應(yīng)不同采樣率的需求。

其他特性

• 低功耗與低電壓：標(biāo)稱工作電壓為3.3V，降低了系統(tǒng)的功耗和成本。
• 外部元件少：集成度高，減少了外部元件的使用數(shù)量，簡(jiǎn)化了電路設(shè)計(jì)。
• 高抗噪性：對(duì)系統(tǒng)噪聲有很強(qiáng)的免疫力，保證了音頻信號(hào)的穩(wěn)定性。
• 環(huán)保封裝：采用16引腳TSSOP綠色/無(wú)鉛（ROHS）封裝。

三、引腳配置與功能

引腳配置

NAU8402共有16個(gè)引腳，涵蓋了模擬和數(shù)字信號(hào)的輸入輸出以及電源、時(shí)鐘等功能引腳。

引腳功能

引腳使用注意事項(xiàng)

• 模擬輸入引腳：未使用的模擬輸入引腳應(yīng)懸空。
• 數(shù)字輸入引腳：未使用的數(shù)字輸入引腳應(yīng)根據(jù)需要拉高或拉低。

四、電氣特性

模擬輸出電平

在典型測(cè)試條件下（VDDA = VDDB = LINEVDD = 3.3V，MCLK – 256fs，(T_{A}= + 25^{circ}C)，1kHz信號(hào)，fs = 48kHz，24位音頻數(shù)據(jù)），滿量程輸出電壓為2 - 2.2Vrms，負(fù)載電阻范圍為5 - 47kΩ，負(fù)載電容最大為100pF。

電源功耗

• 靜音且無(wú)時(shí)鐘狀態(tài)：總電流僅為0.4mA。
• 靜音狀態(tài)：總電流為3.88mA。
• 非靜音狀態(tài)：總電流為7.57mA。

五、功能描述

數(shù)字信號(hào)處理

• 信號(hào)轉(zhuǎn)換與處理：DAC數(shù)字模塊采用24位信號(hào)處理，將16位數(shù)字采樣流轉(zhuǎn)換為模擬音頻，采用補(bǔ)碼編碼格式，滿量程輸出電平與VDDA成正比，3.3V供電時(shí)為2.1VRMS。
• 處理模塊組成：由數(shù)字增益級(jí)、高通濾波器、數(shù)字插值濾波器和sigma - delta調(diào)制器組成。數(shù)字增益級(jí)與靜音功能配合，在靜音狀態(tài)切換時(shí)實(shí)現(xiàn)音量的平滑變化；高通濾波器是一階直流阻斷濾波器，3dB截止頻率為FS × 7.7 × (10^{-5}) ，左右聲道的濾波操作和設(shè)置相同。

數(shù)字音頻接口

• 通道選擇：通過(guò)幀同步信號(hào)（FS）實(shí)現(xiàn)通道選擇，F(xiàn)S為低電平時(shí)傳輸左聲道數(shù)據(jù)，為高電平時(shí)傳輸右聲道數(shù)據(jù)。
• 數(shù)據(jù)格式：支持I2S數(shù)據(jù)接口，每個(gè)通道使用32個(gè)BCLK周期傳輸最多24位數(shù)據(jù)。在32位I2S數(shù)據(jù)格式中，DAC會(huì)截?cái)?個(gè)最低有效位（LSB），僅使用24位；在16位I2S數(shù)據(jù)格式中，16個(gè)LSB需填充為零。

電源復(fù)位

• 內(nèi)部復(fù)位電路：芯片內(nèi)置電源上電和下電復(fù)位電路，當(dāng)VDDB電源上電時(shí)，會(huì)重置內(nèi)部邏輯控制。該芯片無(wú)外部復(fù)位引腳，當(dāng)電源電壓過(guò)低無(wú)法可靠工作時(shí)，內(nèi)部會(huì)自動(dòng)產(chǎn)生復(fù)位功能。VDDB的復(fù)位閾值電壓約為0.5Vdc。
• 復(fù)位過(guò)程：當(dāng)VDDB上升到內(nèi)部閾值VPOR1時(shí)，內(nèi)部復(fù)位條件被觸發(fā)，所有寄存器和控制設(shè)置為硬件初始條件，此時(shí)外部時(shí)鐘將被忽略；當(dāng)VDDB繼續(xù)上升超過(guò)VPOR1閾值時(shí)，會(huì)產(chǎn)生一個(gè)內(nèi)部復(fù)位脈沖，延長(zhǎng)復(fù)位時(shí)間約50 - 100微秒；當(dāng)VDDB達(dá)到VPOR2閾值時(shí)，內(nèi)部復(fù)位解除；當(dāng)VDDB下降到VPOR3閾值時(shí)，內(nèi)部復(fù)位再次觸發(fā)。

設(shè)備時(shí)鐘

• 時(shí)鐘比例要求：NAU8402要求MCLK/FS的比例為256 ± 3或512 ± 3個(gè)MCLK周期每FS，內(nèi)部有自動(dòng)時(shí)鐘檢測(cè)電路驗(yàn)證該比例。
• 時(shí)鐘運(yùn)行情況：檢測(cè)到有效MCLK/FS比例后，DAC時(shí)鐘以 (f_{MCLK } / 4) 的頻率運(yùn)行，電荷泵時(shí)鐘以fMCLK/128的頻率運(yùn)行（12.288MHz主時(shí)鐘時(shí)為96kHz）。根據(jù)采樣率不同，線驅(qū)動(dòng)器在檢測(cè)到有效時(shí)鐘比例后會(huì)有一定的上電延遲。啟動(dòng)后，只要MCLK存在，所有時(shí)鐘將持續(xù)運(yùn)行，F(xiàn)S和BCLK信號(hào)會(huì)在內(nèi)部與MCLK同步，無(wú)需外部同步。

靜音與非靜音模式

上電與非靜音過(guò)程

• 上電初始化：上電后，先施加電源，然后啟動(dòng)MCLK、FS和BCLK，設(shè)備在施加時(shí)鐘時(shí)初始化為靜音狀態(tài)。
• 非靜音條件：當(dāng)滿足以下三個(gè)條件時(shí)，設(shè)備開(kāi)始進(jìn)行非靜音操作：檢測(cè)到有效的MCLK/FS比例（256 ± 3或512 ± 3個(gè)MCLK周期每FS）、BCLK存在、/MUTE為高電平。
• 非靜音過(guò)程：線驅(qū)動(dòng)器進(jìn)行軟非靜音操作，上電后首次非靜音需要341ms，時(shí)鐘運(yùn)行時(shí)后續(xù)非靜音需要2000個(gè)樣本（48kHz FS時(shí)為42ms）。線驅(qū)動(dòng)器非靜音后，數(shù)字音量從全靜音逐漸增加到 - 127.5dB，再到滿量程，共需256個(gè)樣本。

靜音模式

• 常規(guī)靜音：當(dāng)/MUTE為高且BCLK不存在或MCLK/FS比例無(wú)效時(shí)，設(shè)備進(jìn)入靜音過(guò)程。數(shù)字音量從滿量程逐漸降低到 - 127.5dB，再到全數(shù)字靜音，共需1K個(gè)樣本，每步0.125dB；數(shù)字音量達(dá)到0后，線驅(qū)動(dòng)器在2K個(gè)樣本內(nèi)進(jìn)行軟靜音操作。靜音過(guò)程中MCLK需保持運(yùn)行，以維持電荷泵工作。
• 即時(shí)靜音：當(dāng)/MUTE為低且BCLK、FS和MCLK有效時(shí)，設(shè)備進(jìn)入即時(shí)靜音過(guò)程。線驅(qū)動(dòng)器輸出立即靜音，數(shù)字音量從滿量程逐漸降低到 - 127.5dB，再到全數(shù)字靜音，共需1K個(gè)樣本，每步0.125dB。為減少爆音，建議在進(jìn)入即時(shí)靜音過(guò)程前向數(shù)字DAC輸入發(fā)送8000個(gè)連續(xù)的零樣本。
• 無(wú)時(shí)鐘即時(shí)靜音：當(dāng)所有時(shí)鐘不存在且/MUTE為低時(shí)，設(shè)備進(jìn)入即時(shí)靜音狀態(tài)。進(jìn)入該狀態(tài)后可移除電源。同樣，為減少爆音，建議在進(jìn)入該狀態(tài)前向數(shù)字DAC輸入發(fā)送8000個(gè)連續(xù)的零樣本。設(shè)備進(jìn)入靜音狀態(tài)后，可停止MCLK進(jìn)入低功耗復(fù)位狀態(tài)，但需確保靜音序列完全完成后再停止MCLK。

電源供應(yīng)

VREF參考電壓

• 電路功能：NAU8402包含一個(gè)中間電源參考電路，通過(guò)VREF引腳和旁路電容連接到VSSA，VREF電壓作為DAC參考。
• 電容選擇：為實(shí)現(xiàn)低頻下良好的電源抑制比，旁路電容需選用較大值，典型值為2.2uF，但較大電容會(huì)增加VREF的上升時(shí)間，延遲有效線路輸出信號(hào)。由于VREF引腳具有高阻抗特性，應(yīng)使用低泄漏的解耦電容。上電時(shí)，預(yù)充電電路會(huì)將電容預(yù)充電至接近VDDA/2，以減少上升時(shí)間，快速獲得有效線路輸出。

電荷泵

• 功能作用：用于為接地參考的立體聲線路輸出DAC產(chǎn)生負(fù)電源。
• 工作過(guò)程：電荷泵從LINEVDD電源獲取能量，先將220nF的CPC電容連接到LINEVDD電源，然后將CPC電容的電荷放電到CPOUT引腳，該引腳通過(guò)另一個(gè)4.7uF電容進(jìn)行解耦。
• 性能優(yōu)化：為獲得最佳性能，電荷泵電容應(yīng)靠近引腳連接。增加CPOUT解耦電容可減少電源紋波，但會(huì)增加電荷泵的穩(wěn)定時(shí)間。MCLK施加后，電荷泵以fMCLK/128的頻率運(yùn)行（12.288MHz主時(shí)鐘時(shí)為96kHz），靜音狀態(tài)下，只要主時(shí)鐘存在，電荷泵就會(huì)繼續(xù)工作。

電源域

• 引腳功能：NAU8402有兩個(gè)接地引腳（VSSA和LINEGND）和三個(gè)電源引腳（VDDA、LINEVDD和VDDB）。VSSA為低噪聲模擬電路（如DAC、參考電路和線路輸出驅(qū)動(dòng)器）供電；LINEGND為開(kāi)關(guān)電路（如電荷泵、數(shù)字輸入和邏輯電路）供電；VDDA為DAC、參考電路和線路輸出驅(qū)動(dòng)器供電，需連接到3.3V ± 10%的低噪聲電源，VREF參考電壓由VDDA和VSSA生成，通常為（VDDA + VSSA）/2；LINEVDD為電荷泵供電，需連接到3.3V ± 10%的電源，電荷泵為線路輸出驅(qū)動(dòng)器提供負(fù)電源CPOUT，通常為 - LINEVDD；VDDB為數(shù)字輸入緩沖器和邏輯LDO供電，需連接到1.7V - 3.6V的電源，邏輯LDO在VDDB上電后立即啟動(dòng)，為內(nèi)部POR和邏輯電路供電。

六、音頻接口與濾波器特性

音頻接口時(shí)序

• 接口模式參數(shù)：音頻接口模式包括BCLK周期時(shí)間、高脈沖寬度、低脈沖寬度、FS到BCLK上升沿建立時(shí)間、BCLK上升沿到FS保持時(shí)間等參數(shù)。這些參數(shù)的合理設(shè)置對(duì)于確保音頻數(shù)據(jù)的準(zhǔn)確傳輸至關(guān)重要。
• MCLK時(shí)序：MCLK周期時(shí)間、高脈沖寬度和低脈沖寬度等參數(shù)也有相應(yīng)的要求，以保證系統(tǒng)時(shí)鐘的穩(wěn)定性。

濾波器特性

數(shù)字濾波器

• 高通濾波器：具有不同的截止頻率，如 - 3dB時(shí)為7.7 × (10^{-5}) fs， - 0.5dB時(shí)為2.2 × (10^{-4}) fs， - 0.1dB時(shí)為4.5 × (10^{-4}) fs，可有效去除直流分量。
• DAC濾波器：通帶波動(dòng)為±0.035dB， - 6dB截止頻率為0.5fs，阻帶起始于0.546fs，阻帶衰減在f > 0.546 * fs時(shí)為 - 55dB，群延遲為28個(gè)1/fs，可實(shí)現(xiàn)良好的音頻濾波效果。

模擬濾波器

ADC濾波器在 - 6dB時(shí)的通帶截止頻率為0.20322fmclk 。

七、典型應(yīng)用與注意事項(xiàng)

典型應(yīng)用電路

典型應(yīng)用電路中，NAU8402的L/R LINEOUT電平與VDDA有關(guān)，使用該電路，當(dāng)施加10kΩ負(fù)載時(shí)，L & R AUDIO OUT端子的0dBFs電平為2Vrms。在設(shè)計(jì)時(shí)，需要考慮VDDA電源電壓精度、負(fù)載精度、500Ω電阻和NAU8402輸出電平變化對(duì)輸出電平的影響。

注意事項(xiàng)

• 電阻作用：500Ω的串聯(lián)電阻可有效減少線路輸出連接器上可能存在的干擾，500Ω和2700pF的RC組合可降低DAC的帶外噪聲， - 3dB截止頻率為118kHz。
• PCB布局：為獲得最佳性能，PCB上應(yīng)使用VSS走線將左右線路輸出走線和RC網(wǎng)絡(luò)分開(kāi)。

總的來(lái)說(shuō)，新唐科技的NAU8402以其卓越的性能、靈活的接口和豐富的功能，為音頻設(shè)備的設(shè)計(jì)提供了一個(gè)優(yōu)秀的解決方案。在實(shí)際應(yīng)用中，工程師們需要根據(jù)具體需求合理選擇和使用該器件，以實(shí)現(xiàn)最佳的音頻效果。你在使用類(lèi)似DAC器件時(shí)遇到過(guò)哪些問(wèn)題呢？歡迎在評(píng)論區(qū)分享交流。