部分集成電路,除了晶體管等有源元件，還需要應(yīng)用電阻、電容或電感等無(wú)源元件。與晶體管相比.匕任任云口用牧大面積,因此,無(wú)源器件的制作對(duì)于集成電路縮微有重要影響。本節(jié)將簡(jiǎn)要介紹無(wú)源器件的主要制造工藝。

3.8.1 擴(kuò)散電阻和薄膜電阻

集成電路中的電阻根據(jù)其形成工藝可分為擴(kuò)散電阻和薄膜電阻。擴(kuò)散電阻是在硅層中利用光刻工藝界定的SiO2窗口,通過(guò)離子注人或擴(kuò)散工藝把相反導(dǎo)電類(lèi)型的雜質(zhì)摻人硅層,形成利用Pn結(jié)與周?chē)綦x的電阻條。薄膜電阻則是在介質(zhì)膜上沉積一層導(dǎo)電薄膜(如摻雜多晶硅)，然后利用光刻技術(shù)刻蝕出特定的電阻條圖形。電阻條的形狀可以是直條型，也可以是曲折型。圖3.56展示這兩類(lèi)擴(kuò)散電阻的俯視圖和截面圖[G1。設(shè)電阻條的電阻率為p,長(zhǎng)為L(zhǎng),寬為W,厚為d,則該電阻條的電阻為

其物理意義為當(dāng)長(zhǎng)寬比等于1時(shí)該方塊的薄層電阻。它可以通過(guò)四探針?lè)ǖ燃夹g(shù)在大面積電阻層上測(cè)量出來(lái)。薄膜電阻總的電阻值則由"薄層電阻線(xiàn)條方塊數(shù)"得到。實(shí)際上,這一結(jié)論不僅限于均勻摻雜情形，它對(duì)于厚度方向不均勻摻雜的情形也適用。

對(duì)于實(shí)際電阻條，在接觸端面附近或曲折型電阻條的轉(zhuǎn)角附近還需要考慮電流不均勻流動(dòng)的效應(yīng)。對(duì)于圖3.56中的直條型電阻,如接觸面電阻為0.65R，則其總阻值約為(9十2X0.65)Rs。對(duì)于曲折型電阻條,轉(zhuǎn)角處電流主要密集于內(nèi)側(cè)轉(zhuǎn)角處,所以,轉(zhuǎn)角處的一個(gè)方塊阻值小于R，也可用0.65R。近似計(jì)算[31]。

3.8.2 集成電容

電容在集成電路中有廣泛應(yīng)用,如在3.7節(jié)討論的DRAM等存儲(chǔ)芯片中。集成電路中的電容有3種,分別是P結(jié)電容、MOS電容和MIM電容。圖3.57為這3種集成電容的示意圖[13]

當(dāng)p結(jié)反偏時(shí),對(duì)于直流來(lái)講處于截止?fàn)顟B(tài),但對(duì)于交流來(lái)講它是一個(gè)電容,即所謂的pn結(jié)勢(shì)壘電容,它是隨偏壓可變的電容,可用于某些特殊場(chǎng)合,如高頻調(diào)諧、通信等電路。

MOS電容可通過(guò)在硅襯底上生長(zhǎng)熱氧化層及上下的導(dǎo)電層形成,如圖3.57(b)所示，在n型襯底上形成一個(gè)p擴(kuò)散層作為下電極,在SiO2上淀積一層重?fù)诫s多晶硅、金屬硅化物或金屬作為上電極。由于下電極為重?fù)诫s層,這種MOS電容的電容值與偏壓無(wú)關(guān)，其單位面積電容值為eo/tos。為增大電容值,可通過(guò)減薄SiO2厚度實(shí)現(xiàn)，也可通過(guò)應(yīng)用高介電常數(shù)(高k)介質(zhì)實(shí)現(xiàn)。與集成pn結(jié)電容相比，集成MOS電容還具有串聯(lián)電阻小的優(yōu)點(diǎn)。集成MIMI電容的上下電極均由金屬構(gòu)成，介質(zhì)層則通常采用高k材料。其電容值也與偏壓無(wú)關(guān)，單位面積電容值為e;/t。

3.8.3 集成電感

隨著硅器件技術(shù)不斷演進(jìn)，硅集成芯片在射頻(RF)技術(shù)中有越來(lái)越多應(yīng)用。在射頻集成電路中,電感是關(guān)鍵元件,如何利用微細(xì)加工技術(shù)，在硅襯底上制作優(yōu)質(zhì)集成電感成為重要課題之一。硅襯底上已可制作多種形狀集成電感,其中制作較簡(jiǎn)便、應(yīng)用較普遍的是薄膜螺旋形電感,如圖3.58所示[。這種電感的主要制作工藝步驟如下:先在氧化襯底上淀積金屬層,經(jīng)光刻刻蝕后作為電感的下電極;然后,淀積介質(zhì)隔離層,刻出通孔;再在其上淀積第二層金屬,并通過(guò)通孔與下電極相連;最后，經(jīng)光刻在第二層金屬上刻蝕出螺旋形圖形的電感結(jié)構(gòu)。

相對(duì)于集成電阻和集成電容，集成電感的大小尚無(wú)嚴(yán)格解析式可以用來(lái)計(jì)算,通常需要借助TCAD模擬軟件來(lái)分析。在集成電感的建模過(guò)程中,通常還需要考慮金屬電阻、氧化層電容、金屬線(xiàn)間電容、襯底電阻、金屬對(duì)襯底電容以及金屬線(xiàn)間互感等寄生效應(yīng)。圖3.58(c)為一簡(jiǎn)化集成電感模型。其中，L為電感,R:為金屬電阻,Cp和Cr為金屬對(duì)襯底的耦合電容,Rws和Rwutlg為金屬線(xiàn)下的襯底電阻。

評(píng)價(jià)電感的重要參數(shù)是品質(zhì)因子Q,其定義為Q=oL/R，其中,)為頻率,L為電感,R為金屬線(xiàn)電阻。Q值越高,在電阻上的損耗就越小,電路特性也越好。在較低頻率下,Q會(huì)隨。增加而線(xiàn)性增高,但當(dāng)頻率很高時(shí),由于寄生電阻和電容的影響,Q又會(huì)隨。下降?？梢酝ㄟ^(guò)多種方法提高Q值,如使用低k介質(zhì)降低C應(yīng)用厚膜金屬或低阻金屬(如Cu代替AI)以降低R1,還可以用SOI結(jié)構(gòu)來(lái)消除Rs的影響。