納芯微磁編碼器依托霍爾 / AMR/TMR 磁傳感陣列與單芯片信號鏈，將旋轉(zhuǎn)磁場轉(zhuǎn)換為正交 SIN/COS 信號，經(jīng)模擬前端調(diào)理、高精度 ADC 采樣后，通過硬件 CORDIC 引擎實現(xiàn)納秒級角度解碼。本文從正交信號生成、模擬前端（AFE）設(shè)計、ADC 數(shù)字化、CORDIC 硬件解碼、多級校準(zhǔn)補(bǔ)償五大核心環(huán)節(jié)，系統(tǒng)解析信號鏈的噪聲抑制機(jī)制與 CORDIC 的迭代運算原理，結(jié)合實測數(shù)據(jù)闡明解碼延遲、精度誤差的優(yōu)化邏輯，為磁編碼器在伺服控制、機(jī)器人關(guān)節(jié)等場景的應(yīng)用提供理論與工程參考。

1 引言

磁編碼器作為非接觸式角度傳感核心部件，其性能取決于信號鏈完整性與解碼實時性兩大關(guān)鍵指標(biāo)。納芯微（含原麥歌恩）磁編碼器采用 “磁敏電橋 + 單芯片信號處理 + 硬件 CORDIC 解碼” 的一體化架構(gòu)，摒棄傳統(tǒng)光電編碼器的機(jī)械脆弱性，同時解決了分立方案的噪聲大、延遲高、校準(zhǔn)復(fù)雜等痛點。CORDIC 算法以 “無乘法器、低硬件開銷、高并行度” 的特性，成為納芯微磁編碼器角度解碼的核心，可在 1μs 內(nèi)完成 0°~360° 絕對角度解算，適配最高 120,000rpm 的高速電機(jī)控制場景。本文聚焦信號鏈的全鏈路設(shè)計與 CORDIC 解碼的底層機(jī)理，揭示其高分辨率、低延遲、強(qiáng)抗干擾的技術(shù)本質(zhì)。

2 納芯微磁編碼器信號鏈架構(gòu)與正交信號生成

2.1 整體信號鏈架構(gòu)

納芯微霍爾 / AMR/TMR 三大技術(shù)路線共享統(tǒng)一信號鏈，從磁場輸入到角度輸出全程單芯片集成，無需外部調(diào)理電路。信號鏈流程如下：

一對極永磁體（旋轉(zhuǎn)）→ 正交磁敏電橋陣列 → 差分SIN/COS模擬信號 → 低噪聲AFE（放大/濾波/穩(wěn)零）→ 高精度同步ADC → 數(shù)字SIN/COS信號 → DSP預(yù)處理（誤差校正）→ 硬件CORDIC引擎 → 絕對角度θ → 多級校準(zhǔn)補(bǔ)償 → 多格式輸出（SPI/ABZ/UVW/PWM）

核心特征：全差分信號傳輸、同步采樣、硬件加速解碼、片內(nèi)校準(zhǔn)存儲，從源頭抑制共模噪聲與電磁干擾，保障信號完整性。

2.2 正交磁敏電橋與 SIN/COS 信號生成

正交 SIN/COS 信號是 CORDIC 解碼的基礎(chǔ)，納芯微針對不同傳感技術(shù)設(shè)計專用電橋陣列，輸出相位嚴(yán)格正交（90°）的差分電壓信號。

2.2.1 AMR 技術(shù)（MT6835/MT6826S）

結(jié)構(gòu)：4 片坡莫合金（NiFe）惠斯通電橋，互成 45° 集成于單晶圓，間距 < 50μm，確保陣列一致性。

原理：徑向充磁永磁體旋轉(zhuǎn)時，磁場方向與磁阻條夾角變化，電橋輸出 mV 級差分信號：

(begin{cases} V_{text{SIN}}=A cdot sintheta + V_{text{offset1}} \ V_{text{COS}}=A cdot costheta + V_{text{offset2}} end{cases})

其中，(A)為信號幅值（20~100mV），(theta)為磁場旋轉(zhuǎn)角度，(V_{text{offset}})為電橋固有失調(diào)電壓。

特性：磁阻變化率 2%~5%，共模抑制比（CMRR）>90dB，適配氣隙 0.5~3mm，抗振動、耐油污。

2.2.2 TMR 技術(shù)（MT68xx 高精度系列）

結(jié)構(gòu)：磁隧道結(jié)（MTJ）三層薄膜（固定層 / 1~2nm 絕緣勢壘 / 自由層），兩對正交 TMR 電橋陣列。

原理：自由層磁化方向隨外磁場偏轉(zhuǎn)，隧穿電阻劇烈變化（磁阻變化率 > 100%），輸出高幅值（100~500mV）、低噪聲的 SIN/COS 差分信號。

特性：信噪比（SNR）>100dB，溫漂 < 50ppm/℃，適配超高精度測量場景。

2.2.3 霍爾技術(shù)（低成本系列）

結(jié)構(gòu)：正交霍爾元件陣列，輸出差分 SIN/COS 信號。

特性：成本最低，但靈敏度低、噪聲大，適用于空心杯電機(jī)等性價比敏感場景。

3 模擬前端（AFE）：微弱信號調(diào)理與噪聲抑制

磁敏電橋輸出的 mV 級信號易受噪聲干擾，AFE 模塊作為信號鏈的 “咽喉”，負(fù)責(zé)放大、濾波、穩(wěn)零，為 ADC 提供高質(zhì)量輸入信號。核心電路包括：

3.1 低噪聲差分放大器

關(guān)鍵參數(shù)：輸入噪聲 <5nV/√Hz，CMRR>100dB，增益 1~64 倍可編程（PGA）。

功能：將 mV 級差分信號放大至 ADC 滿量程（VDD），同時抑制共模噪聲、地電位干擾與電橋失調(diào)電壓。

3.2 自動增益控制（AGC）

功能：自適應(yīng)調(diào)節(jié)增益，適配不同氣隙（0.5~3mm）、磁鐵強(qiáng)度（20~100mT），保證 SIN/COS 信號幅值穩(wěn)定，避免飽和或弱信號失真。

3.3 抗混疊低通濾波器（AAF）

拓?fù)洌憾A巴特沃斯低通濾波器，截止頻率 10kHz~1MHz 可編程。

功能：濾除高頻噪聲（如電機(jī) PWM 開關(guān)噪聲 > 50kHz），防止 ADC 采樣時發(fā)生頻率混疊，保障數(shù)字化信號純度。

3.4 斬波穩(wěn)零電路

功能：抑制放大器失調(diào)電壓與低頻 1/f 噪聲，提升直流精度與長期穩(wěn)定性，減少溫漂影響。

4 高精度 ADC：同步采樣與數(shù)字化保真

AFE 輸出的模擬信號需經(jīng) ADC 轉(zhuǎn)換為數(shù)字信號，納芯微磁編碼器集成雙通道同步采樣 SAR ADC，確保 SIN/COS 信號相位同步，為 CORDIC 解碼提供精準(zhǔn)輸入。

4.1 核心參數(shù)

分辨率：AMR 配 16~20 位 ADC（如 MT6835 為 16 位），TMR 配 20~24 位 ADC。

采樣率：1~2MSPS，支持電機(jī)最高 120,000rpm 轉(zhuǎn)速，確保動態(tài)角度無失真。

線性度：積分非線性（INL）<±1LSB，信噪比（SNR）>95dB，數(shù)字化后信號可真實還原原始波形。

基準(zhǔn)：內(nèi)部高精度帶隙基準(zhǔn)，溫漂 < 10ppm/℃，降低全溫域增益誤差。

4.2 同步采樣機(jī)制

雙通道 ADC 同步觸發(fā)采樣，嚴(yán)格保持 SIN/COS 信號的 90° 相位關(guān)系，避免相位偏移導(dǎo)致的解碼誤差。

輸出數(shù)字信號：(D_{text{SIN}})、(D_{text{COS}})，送入 DSP 模塊進(jìn)行預(yù)處理。

5 DSP 預(yù)處理：數(shù)字域誤差校正

數(shù)字化后的 SIN/COS 信號存在失調(diào)、幅值失衡、正交誤差與溫漂，需在數(shù)字域進(jìn)行預(yù)處理，修正后得到理想正交矢量（(X=D_{text{COS}}'')，(Y=D_{text{SIN}}')），再送入 CORDIC 引擎。

5.1 直流失調(diào)補(bǔ)償

(D_{text{SIN}}' = D_{text{SIN}} - text{Offset}_S \ D_{text{COS}}' = D_{text{COS}} - text{Offset}_C)

其中，(text{Offset}_S)、(text{Offset}_C)為出廠校準(zhǔn)存儲的失調(diào)補(bǔ)償值。

5.2 幅值失衡校正

(D_{text{COS}}'' = D_{text{COS}}' times k)

其中，(k)為增益平衡系數(shù)，修正 SIN/COS 信號幅值不一致問題。

5.3 正交誤差校正

修正非 90° 相位偏差(varepsilon)：

(D_{text{COS}}'' = D_{text{COS}}' - D_{text{SIN}}' cdot sinvarepsilon)

補(bǔ)償制造與安裝導(dǎo)致的正交偏差，確保信號正交性。

5.4 溫度漂移動態(tài)補(bǔ)償

內(nèi)置高精度溫度傳感器，實時監(jiān)測芯片溫度，通過溫度 - 誤差擬合模型，動態(tài)修正 AMR/TMR 電橋溫漂、運放漂移與 ADC 增益溫漂。

6 硬件 CORDIC 解碼原理與實現(xiàn)

CORDIC（Coordinate Rotation Digital Computer）是納芯微磁編碼器角度解碼的核心，通過迭代旋轉(zhuǎn)將正交 SIN/COS 信號轉(zhuǎn)換為極坐標(biāo)角度，替代傳統(tǒng)浮點 arctan 運算，實現(xiàn)低延遲、高并行度解碼。

6.1 CORDIC 算法核心原理

CORDIC 算法分為旋轉(zhuǎn)模式與向量模式，磁編碼器角度解碼采用向量模式：將向量（(X=D_{text{COS}}'')，(Y=D_{text{SIN}}')）通過(n)次迭代旋轉(zhuǎn)至(x)軸，累計旋轉(zhuǎn)角度即為目標(biāo)角度(theta)。

6.1.1 迭代公式

(begin{cases} x_{k+1}=x_k - y_k cdot d_k cdot 2^{-k} \ y_{k+1}=y_k + x_k cdot d_k cdot 2^{-k} \ z_{k+1}=z_k - d_k cdot arctan(2^{-k}) end{cases})

(k)：迭代次數(shù)（(k=0,1,2,...,n-1)），與編碼器分辨率匹配（如 21 位需 21 次迭代）。

(d_k)：旋轉(zhuǎn)方向（(y_k>0)時(d_k=-1)，否則(d_k=1)）。

初始值：(x_0=D_{text{COS}}'')、(y_0=D_{text{SIN}}')、(z_0=0)。

迭代結(jié)果：(y_n to 0)，(z_n to -theta)，取絕對值即為目標(biāo)角度(theta)。

6.1.2 算法優(yōu)勢

無乘法器：僅需移位與加減運算，硬件開銷低、功耗小。

高并行度：流水線迭代架構(gòu)，每級迭代對應(yīng)一個時鐘周期，可并行處理多組數(shù)據(jù)。

高精度：迭代次數(shù)與分辨率匹配，21 次迭代可實現(xiàn) 21bit 角度分辨率。

6.2 納芯微硬件 CORDIC 實現(xiàn)

6.2.1 硬件架構(gòu)

專用 CORDIC 加速器：單芯片集成，無需軟件干預(yù)，無 CPU 負(fù)載。

流水線設(shè)計：21 級流水線（匹配 21bit 分辨率），每級迭代 1 個時鐘周期，時鐘頻率 100MHz 時，解碼延遲 < 1μs（TMR）~<2μs（AMR）。

數(shù)據(jù)位寬：24 位數(shù)據(jù)路徑，保障迭代過程精度，避免截斷誤差。

6.2.2 解碼流程

輸入：理想正交數(shù)字矢量（(X=D_{text{COS}}'')，(Y=D_{text{SIN}}')）。

迭代旋轉(zhuǎn)：21 級流水線迭代，逐次逼近目標(biāo)角度，累計旋轉(zhuǎn)角度(z_n)。

角度輸出：(z_n)取絕對值，得到 0°~360° 絕對角度(theta)，分辨率達(dá) 21bit（0.002°）。

格式轉(zhuǎn)換：將角度轉(zhuǎn)換為 SPI、ABZ、UVW、PWM 等電機(jī)控制所需格式。

6.3 解碼精度與延遲優(yōu)化

精度優(yōu)化：迭代次數(shù)與分辨率匹配，21 次迭代可實現(xiàn) 21bit 角度分辨率；數(shù)字預(yù)處理修正誤差后，角度精度達(dá) ±0.02°（AMR）、±0.005°（TMR）。

延遲優(yōu)化：硬件流水線并行處理，解碼延遲 < 1μs，滿足高速電機(jī)實時控制需求；相比軟件 CORDIC，延遲降低 90% 以上，無 CPU 資源占用。

7 多級校準(zhǔn)補(bǔ)償與性能驗證

7.1 校準(zhǔn)機(jī)制

納芯微磁編碼器內(nèi)置出廠校準(zhǔn) + 用戶在線自校準(zhǔn)雙模式校準(zhǔn)機(jī)制，補(bǔ)償信號鏈與安裝誤差，保障全溫域、全角度精度。

出廠校準(zhǔn)：芯片出廠前，通過高精度測試設(shè)備測量并存儲失調(diào)、增益、正交誤差補(bǔ)償參數(shù)至片內(nèi) MTP/EEPROM，掉電不丟失。

在線自校準(zhǔn)：用戶安裝后，電機(jī)勻速轉(zhuǎn)動 18 圈，芯片自動采集全量程 SIN/COS 信號，計算安裝偏心、磁環(huán)偏心補(bǔ)償參數(shù)，校準(zhǔn)完成后參數(shù)自動存儲。

非線性補(bǔ)償：通過多項式擬合，修正 SIN/COS 信號非線性失真，提升全量程線性度。

7.2 實測性能驗證

基于 MT6835（AMR，21bit）與 MT6880（TMR，24bit）的實測數(shù)據(jù)：

8 結(jié)論

納芯微磁編碼器基于 CORDIC 的信號鏈與解碼技術(shù)，通過正交磁敏電橋生成純凈 SIN/COS 信號、低噪聲 AFE 抑制鏈路干擾、高精度 ADC 保障數(shù)字化保真、硬件 CORDIC 實現(xiàn)納秒級解碼、多級校準(zhǔn)補(bǔ)償消除系統(tǒng)誤差，構(gòu)建了高分辨率、低延遲、強(qiáng)抗干擾的角度測量體系。硬件 CORDIC 算法以無乘法器、高并行度的特性，突破了傳統(tǒng)軟件解碼的延遲瓶頸，使磁編碼器可適配高速、高精度的運動控制場景。隨著第三代半導(dǎo)體與智能校準(zhǔn)算法的發(fā)展，納芯微磁編碼器的信號鏈噪聲抑制能力與 CORDIC 解碼精度將進(jìn)一步提升，為工業(yè)自動化、機(jī)器人、新能源汽車等領(lǐng)域提供更優(yōu)質(zhì)的角度傳感解決方案。

要不要我把文中的核心公式、關(guān)鍵參數(shù)與典型應(yīng)用電路整理成一份可直接參考的速查清單？

審核編輯 黃宇