納芯微 AMR/TMR 磁編碼器以單芯片全集成架構(gòu)為核心，將正交磁敏電橋、低噪聲模擬前端（AFE）、高精度同步 ADC、硬件 CORDIC 解碼引擎與多級(jí)校準(zhǔn)電路深度融合，實(shí)現(xiàn)從旋轉(zhuǎn)磁場(chǎng)到絕對(duì)角度的直接輸出。本文從正交磁敏電橋原理、單芯片電路分層架構(gòu)、模擬前端信號(hào)調(diào)理、數(shù)字化與誤差校正、CORDIC 正交解碼、校準(zhǔn)補(bǔ)償機(jī)制六大維度，系統(tǒng)解析 AMR 與 TMR 路線的電路差異、信號(hào)鏈噪聲抑制及正交信號(hào)高精度解碼機(jī)理，結(jié)合實(shí)測(cè)性能數(shù)據(jù)，為伺服控制、工業(yè)自動(dòng)化等場(chǎng)景的選型與應(yīng)用提供技術(shù)依據(jù)。

1 引言

磁編碼器憑借非接觸、高可靠、寬溫域、抗振動(dòng)等優(yōu)勢(shì)，逐步替代傳統(tǒng)光電編碼器，成為高端運(yùn)動(dòng)控制的核心傳感部件。納芯微（含原麥歌恩）聚焦 AMR（各向異性磁阻）與 TMR（隧道磁阻）兩大主流技術(shù)路線，推出單芯片磁編碼器，解決了分立方案信號(hào)鏈路復(fù)雜、正交精度差、解碼延遲高、溫漂大等痛點(diǎn)。

AMR 技術(shù)成本適中、抗雜散磁場(chǎng)強(qiáng)，適配通用高精度場(chǎng)景；TMR 技術(shù)磁阻變化率超 100%，具備超高信噪比、極低溫漂，面向超精密高速工況。兩者共享統(tǒng)一電路架構(gòu)，但在磁敏單元設(shè)計(jì)、信號(hào)鏈參數(shù)與解碼精度上存在差異。本文聚焦電路架構(gòu)與正交信號(hào)解碼核心技術(shù)，揭示納芯微磁編碼器高分辨率、低延遲、強(qiáng)抗干擾的技術(shù)本質(zhì)。

2 正交磁敏電橋：AMR 與 TMR 傳感機(jī)理

正交 SIN/COS 信號(hào)是角度解碼的基礎(chǔ)，納芯微通過晶圓級(jí)集成空間正交的惠斯通電橋陣列，將旋轉(zhuǎn)磁場(chǎng)直接轉(zhuǎn)換為相位嚴(yán)格正交的差分電壓信號(hào)。

2.1 AMR 電橋（MT6826S/MT6835 系列）

結(jié)構(gòu)設(shè)計(jì)：4 片坡莫合金（NiFe）薄膜構(gòu)成兩對(duì)互成 45° 的惠斯通電橋，間距＜50μm，確保陣列一致性；內(nèi)置 Set/Reset 線圈，消除磁滯與失調(diào)誤差。

傳感原理：AMR 材料電阻率隨電流與磁化方向夾角變化（平行時(shí)電阻最大、垂直時(shí)最小）；徑向充磁永磁體旋轉(zhuǎn)時(shí)，磁場(chǎng)方向偏轉(zhuǎn)，電橋輸出 mV 級(jí)差分信號(hào)：

(begin{cases} V_{text{SIN(AMR)}}=A_{text{AMR}} cdot sintheta + V_{text{offsetS}} \ V_{text{COS(AMR)}}=A_{text{AMR}} cdot costheta + V_{text{offsetC}} end{cases})

其中，(A_{text{AMR}})為信號(hào)幅值（20~100mV），(theta)為磁場(chǎng)旋轉(zhuǎn)角度，(V_{text{offset}})為電橋固有失調(diào)電壓。

核心特性：磁阻變化率 2%~5%，工作于磁場(chǎng)飽和區(qū)（30~1000mT），對(duì) Z 軸雜散磁場(chǎng)天然免疫，CMRR＞90dB，適配氣隙 0.5~3mm。

2.2 TMR 電橋（高端高精度系列）

結(jié)構(gòu)設(shè)計(jì)：磁隧道結(jié)（MTJ）三層薄膜（固定層 + 1~2nm 絕緣勢(shì)壘 + 自由層），構(gòu)成兩對(duì)正交 TMR 電橋陣列，CMOS 兼容工藝集成。

傳感原理：自由層磁化方向隨外磁場(chǎng)偏轉(zhuǎn)，兩磁層夾角改變引發(fā)隧穿電阻劇烈變化（平行時(shí)電阻最小、垂直時(shí)最大），輸出高幅值差分信號(hào)：

(begin{cases} V_{text{SIN(TMR)}}=A_{text{TMR}} cdot sintheta + V_{text{offsetS}}' \ V_{text{COS(TMR)}}=A_{text{TMR}} cdot costheta + V_{text{offsetC}}' end{cases})

其中，(A_{text{TMR}})為信號(hào)幅值（100~500mV），顯著高于 AMR 信號(hào)。

核心特性：磁阻變化率＞100%（AMR 的 20~50 倍），信噪比（SNR）＞100dB，溫漂＜50ppm/℃，諧波失真極低，適配超高精度測(cè)量場(chǎng)景。

2.3 正交信號(hào)生成邏輯

永磁體隨轉(zhuǎn)軸 360° 旋轉(zhuǎn)時(shí)，兩對(duì)電橋同步輸出同頻、正交、差分的周期信號(hào)：

0°：(V_{text{SIN}}=0)，(V_{text{COS}}=+A)；

90°：(V_{text{SIN}}=+A)，(V_{text{COS}}=0)；

180°：(V_{text{SIN}}=0)，(V_{text{COS}}=-A)；

270°：(V_{text{SIN}}=-A)，(V_{text{COS}}=0)。

該信號(hào)無跳變、無盲區(qū)，為 360° 絕對(duì)角度解碼提供基礎(chǔ)。

3 單芯片電路架構(gòu)：四層全集成設(shè)計(jì)

納芯微 AMR/TMR 磁編碼器采用傳感層→模擬信號(hào)鏈→數(shù)字運(yùn)算層→接口驅(qū)動(dòng)層四層全集成架構(gòu)，無需外部調(diào)理電路，單顆芯片完成磁場(chǎng)采集到角度輸出全流程。

3.1 整體架構(gòu)框圖

徑向充磁永磁體 → 正交磁敏電橋（AMR/TMR） → 模擬前端（AFE） → 高精度同步ADC → DSP預(yù)處理 → 硬件CORDIC引擎 → 多級(jí)校準(zhǔn)補(bǔ)償 → 多格式輸出（SPI/ABZ/UVW/PWM）

核心特征：全差分信號(hào)傳輸、同步采樣、硬件加速解碼、片內(nèi)校準(zhǔn)存儲(chǔ)，從源頭抑制共模噪聲與電磁干擾。

3.2 各層電路功能

3.2.1 傳感層

核心：正交 AMR/TMR 惠斯通電橋陣列；

功能：將旋轉(zhuǎn)磁場(chǎng)角度轉(zhuǎn)換為正交差分 SIN/COS 電壓信號(hào)；

關(guān)鍵：內(nèi)置 Set/Reset 線圈，消除磁滯，提升長期穩(wěn)定性。

3.2.2 模擬信號(hào)鏈層（AFE）

組成：低噪聲差分放大器、可編程增益放大器（PGA）、自動(dòng)增益控制（AGC）、抗混疊低通濾波器（AAF）、斬波穩(wěn)零電路；

功能：放大 mV 級(jí)微弱信號(hào)、抑制高頻噪聲、穩(wěn)定信號(hào)幅值、消除失調(diào)電壓與低頻 1/f 噪聲；

關(guān)鍵參數(shù)：輸入噪聲＜5nV/√Hz，CMRR＞100dB，增益 1~64 倍可編程，濾波帶寬 10kHz~1MHz 可編程。

3.2.3 數(shù)字運(yùn)算層

組成：雙通道同步 SAR ADC、DSP 預(yù)處理模塊、硬件 CORDIC 加速器、OTP/MTP 校準(zhǔn)存儲(chǔ)；

功能：信號(hào)數(shù)字化、誤差校正、角度解算、校準(zhǔn)參數(shù)存儲(chǔ)；

關(guān)鍵參數(shù)：AMR 配 16~20 位 ADC，TMR 配 20~24 位 ADC；采樣率 1~10MSPS；CORDIC 流水線 21 級(jí)，解碼延遲＜1~2μs。

3.2.4 接口驅(qū)動(dòng)層

組成：SPI 接口、ABZ 增量編碼器接口、UVW 電機(jī)換相接口、PWM 輸出接口、LDO 電源模塊；

功能：角度數(shù)據(jù)多格式輸出、電源管理；

關(guān)鍵：支持最高 10MHz SPI 通信，ABZ 分辨率可編程，適配不同電機(jī)控制需求。

4 模擬前端（AFE）：微弱正交信號(hào)調(diào)理

AFE 作為信號(hào)鏈的 “咽喉”，負(fù)責(zé)將磁敏電橋輸出的 mV 級(jí)微弱正交信號(hào)調(diào)理為 ADC 可采樣的高質(zhì)量信號(hào)，核心是噪聲抑制與信號(hào)保真。

4.1 低噪聲差分放大器

功能：放大差分 SIN/COS 信號(hào)，抑制共模噪聲、地電位干擾與電橋失調(diào)；

設(shè)計(jì)要點(diǎn)：輸入噪聲＜5nV/√Hz，CMRR＞100dB，采用全差分結(jié)構(gòu)，避免單端噪聲耦合。

4.2 可編程增益放大器（PGA）與 AGC

PGA：增益 1~64 倍可編程，適配不同氣隙（0.5~3mm）與磁鐵強(qiáng)度（20~100mT）；

AGC：實(shí)時(shí)自適應(yīng)調(diào)節(jié)增益，保證 SIN/COS 信號(hào)幅值穩(wěn)定，避免飽和或弱信號(hào)失真，適配批量生產(chǎn)的器件一致性差異。

4.3 抗混疊低通濾波器（AAF）

拓?fù)洌憾A巴特沃斯低通濾波器；

功能：濾除高頻噪聲（如電機(jī) PWM 開關(guān)噪聲＞50kHz），防止 ADC 采樣時(shí)發(fā)生頻率混疊；

配置：截止頻率 10kHz~1MHz 可編程，根據(jù)電機(jī)轉(zhuǎn)速動(dòng)態(tài)調(diào)整，平衡噪聲抑制與信號(hào)響應(yīng)速度。

4.4 斬波穩(wěn)零電路

功能：周期性切換放大器輸入極性，抑制放大器失調(diào)電壓與低頻 1/f 噪聲，提升直流精度與長期穩(wěn)定性；

效果：失調(diào)電壓抑制至＜1μV，溫漂降低至 10ppm/℃以下，減少全溫域誤差。

5 數(shù)字化與 DSP 預(yù)處理：正交信號(hào)誤差校正

AFE 輸出的模擬正交信號(hào)經(jīng) ADC 數(shù)字化后，存在直流失調(diào)、幅值失衡、正交誤差、溫漂等問題，需通過 DSP 預(yù)處理校正，得到理想正交矢量，為 CORDIC 解碼提供精準(zhǔn)輸入。

5.1 雙通道同步 ADC 采樣

配置：AMR 配 16 位 SAR ADC，TMR 配 24 位高精度 ADC；

采樣機(jī)制：雙通道同步觸發(fā)采樣，嚴(yán)格保持 SIN/COS 信號(hào)的 90° 相位關(guān)系，避免相位偏移導(dǎo)致的解碼誤差；

性能：積分非線性（INL）＜±1LSB，信噪比（SNR）＞95dB，數(shù)字化后信號(hào)真實(shí)還原原始波形。

5.2 數(shù)字域誤差校正

5.2.1 直流失調(diào)補(bǔ)償

(begin{align*} D_{text{SIN}}' &= D_{text{SIN}} - text{Offset}_S \ D_{text{COS}}' &= D_{text{COS}} - text{Offset}_C end{align*})

其中，(text{Offset}_S)、(text{Offset}_C)為出廠校準(zhǔn)存儲(chǔ)的失調(diào)補(bǔ)償值。

5.2.2 幅值失衡校正

(D_{text{COS}}'' = D_{text{COS}}' times k)

其中，(k)為增益平衡系數(shù)，修正 SIN/COS 信號(hào)幅值不一致問題。

5.2.3 正交誤差校正

修正制造與安裝導(dǎo)致的非 90° 相位偏差(varepsilon)：

(D_{text{COS}}'' = D_{text{COS}}' - D_{text{SIN}}' cdot sinvarepsilon)

補(bǔ)償后正交誤差＜0.01°，確保信號(hào)正交性。

5.2.4 溫度漂移動(dòng)態(tài)補(bǔ)償

內(nèi)置高精度溫度傳感器，實(shí)時(shí)監(jiān)測(cè)芯片溫度，通過溫度 - 誤差擬合模型，動(dòng)態(tài)修正 AMR/TMR 電橋溫漂、運(yùn)放漂移與 ADC 增益溫漂，全溫域（-40℃~125℃）誤差控制在 ±0.01° 以內(nèi)。

6 硬件 CORDIC 正交解碼原理

CORDIC（Coordinate Rotation Digital Computer）是納芯微磁編碼器正交信號(hào)解碼的核心，通過無乘法器的迭代旋轉(zhuǎn)，將正交 SIN/COS 信號(hào)轉(zhuǎn)換為絕對(duì)角度，替代傳統(tǒng)浮點(diǎn) arctan 運(yùn)算，實(shí)現(xiàn)低延遲、高并行度解碼。

6.1 CORDIC 算法向量模式原理

磁編碼器角度解碼采用向量模式：將理想正交矢量（(X=D_{text{COS}}'')，(Y=D_{text{SIN}}')）通過(n)次迭代旋轉(zhuǎn)至 x 軸，累計(jì)旋轉(zhuǎn)角度即為目標(biāo)角度(theta)。

6.1.1 迭代公式

(begin{cases} x_{k+1}=x_k - y_k cdot d_k cdot 2^{-k} \ y_{k+1}=y_k + x_k cdot d_k cdot 2^{-k} \ z_{k+1}=z_k - d_k cdot arctan(2^{-k}) end{cases})

(k)：迭代次數(shù)（(k=0,1,2,...,n-1)），與編碼器分辨率匹配（21 位需 21 次迭代）；

(d_k)：旋轉(zhuǎn)方向（(y_k>0)時(shí)(d_k=-1)，否則(d_k=1)）；

初始值：(x_0=D_{text{COS}}'')、(y_0=D_{text{SIN}}')、(z_0=0)；

迭代結(jié)果：(y_n to 0)，(z_n to -theta)，取絕對(duì)值即為目標(biāo)角度(theta)。

6.1.2 算法核心優(yōu)勢(shì)

無乘法器：僅需移位與加減運(yùn)算，硬件開銷低、功耗小，適配單芯片集成；

高并行度：流水線迭代架構(gòu)，每級(jí)迭代對(duì)應(yīng)一個(gè)時(shí)鐘周期，可并行處理多組數(shù)據(jù)；

高精度：迭代次數(shù)與分辨率匹配，21 次迭代可實(shí)現(xiàn) 21bit 角度分辨率（0.002°）。

6.2 納芯微硬件 CORDIC 實(shí)現(xiàn)

6.2.1 硬件架構(gòu)

專用 CORDIC 加速器：?jiǎn)涡酒?，無需軟件干預(yù)，無 CPU 負(fù)載；

流水線設(shè)計(jì)：21 級(jí)流水線（匹配 21bit 分辨率），時(shí)鐘頻率 100MHz 時(shí)，AMR 解碼延遲＜2μs，TMR 解碼延遲＜1μs；

數(shù)據(jù)位寬：24 位數(shù)據(jù)路徑，保障迭代過程精度，避免截?cái)嗾`差。

6.2.2 正交解碼流程

輸入：DSP 預(yù)處理后的理想正交數(shù)字矢量（(X=D_{text{COS}}'')，(Y=D_{text{SIN}}')）；

迭代旋轉(zhuǎn)：21 級(jí)流水線迭代，逐次逼近目標(biāo)角度，累計(jì)旋轉(zhuǎn)角度(z_n)；

角度輸出：(z_n)取絕對(duì)值，得到 0°~360° 絕對(duì)角度(theta)；

格式轉(zhuǎn)換：將角度轉(zhuǎn)換為 SPI、ABZ、UVW、PWM 等電機(jī)控制所需格式。

7 多級(jí)校準(zhǔn)補(bǔ)償與性能對(duì)比

7.1 校準(zhǔn)補(bǔ)償機(jī)制

納芯微磁編碼器內(nèi)置出廠校準(zhǔn) + 用戶在線自校準(zhǔn) + 非線性補(bǔ)償三級(jí)校準(zhǔn)機(jī)制，全鏈路消除系統(tǒng)誤差。

出廠校準(zhǔn)：芯片出廠前，通過高精度測(cè)試設(shè)備測(cè)量并存儲(chǔ)失調(diào)、增益、正交誤差補(bǔ)償參數(shù)至片內(nèi) MTP/EEPROM，掉電不丟失；

在線自校準(zhǔn)：用戶安裝后，電機(jī)勻速轉(zhuǎn)動(dòng) 18 圈，芯片自動(dòng)采集全量程 SIN/COS 信號(hào)，計(jì)算安裝偏心、磁環(huán)偏心補(bǔ)償參數(shù)，校準(zhǔn)完成后參數(shù)自動(dòng)存儲(chǔ)；

非線性補(bǔ)償：通過多項(xiàng)式擬合，修正 SIN/COS 信號(hào)非線性失真，提升全量程線性度。

7.2 AMR 與 TMR 磁編碼器性能對(duì)比

基于納芯微量產(chǎn)芯片的實(shí)測(cè)數(shù)據(jù)（25℃，3mm 氣隙）：

8 結(jié)論

納芯微 AMR/TMR 磁編碼器通過正交磁敏電橋生成純凈 SIN/COS 信號(hào)、低噪聲 AFE 抑制鏈路干擾、高精度 ADC 保障數(shù)字化保真、DSP 預(yù)處理校正正交誤差、硬件 CORDIC 實(shí)現(xiàn)納秒級(jí)解碼、多級(jí)校準(zhǔn)補(bǔ)償消除系統(tǒng)誤差，構(gòu)建了高分辨率、低延遲、強(qiáng)抗干擾的角度測(cè)量體系。

AMR 技術(shù)以適中成本、強(qiáng)抗雜散磁場(chǎng)能力，成為通用高精度場(chǎng)景的優(yōu)選；TMR 技術(shù)憑借超高靈敏度、極低噪聲與溫漂，滿足超精密高速控制需求。硬件 CORDIC 算法突破了傳統(tǒng)軟件解碼的延遲瓶頸，使磁編碼器可適配最高 120,000rpm 的高速電機(jī)控制場(chǎng)景。

未來，隨著第三代半導(dǎo)體工藝與智能校準(zhǔn)算法的發(fā)展，納芯微磁編碼器的信號(hào)鏈噪聲抑制能力與 CORDIC 解碼精度將進(jìn)一步提升，為工業(yè)自動(dòng)化、機(jī)器人、新能源汽車等領(lǐng)域提供更優(yōu)質(zhì)的角度傳感解決方案。

要不要我把文中的核心電路參數(shù)、CORDIC 迭代配置與校準(zhǔn)流程整理成一份可直接套用的工程參數(shù)表？

審核編輯 黃宇