在當(dāng)今由 AI 算力爆發(fā)的時代，前沿通信與計算技術(shù)正經(jīng)歷著深刻的代際跨越。一方面，商業(yè)數(shù)據(jù)中心網(wǎng)絡(luò)正向 400G/800G 甚至 1.6T 演進(jìn)，計算總線加速向 PCIe 5.0/6.0 迭代；另一方面，以低軌衛(wèi)星互聯(lián)網(wǎng)（LEO Constellations）、星間激光通信（ISL）為代表的空間信息網(wǎng)絡(luò)，以及新一代超寬帶相控陣?yán)走_(dá)和微波光子學(xué)系統(tǒng)，正推動著國防與科研領(lǐng)域的物理層硬件向著極高頻段與超大帶寬挺進(jìn)。

無論是 AI 服務(wù)器內(nèi)部的互連，還是跨越數(shù)千公里的星地鏈路，單通道信號的波特率都已逼近甚至突破 32GBaud 乃至 64GBaud，單位間隔（UI）被無情壓縮至十幾皮秒（ps）量級?，F(xiàn)代復(fù)雜裝備與高速總線的測試系統(tǒng)，正面臨著極其苛刻的復(fù)雜數(shù)字信號激勵需求。

當(dāng)今高速應(yīng)用的發(fā)展趨勢

及數(shù)字激勵生成的挑戰(zhàn)

在追求極致互連帶寬與超大探測容量的驅(qū)動下，無論是商用通信還是國防電子，其底層架構(gòu)都在發(fā)生根本性的物理層變革。這種變革不僅體現(xiàn)在調(diào)制格式的不斷升級（從 NRZ 到 PAM4，再到相干 DP-QAM），更體現(xiàn)在系統(tǒng)架構(gòu)向“空間換時間”的并行多通道以及精密相位控制方向全面轉(zhuǎn)移。

針對不斷涌現(xiàn)的高速數(shù)字總線測試，使用傳統(tǒng)的RF模擬信號源來替代參考時鐘源的問題逐漸顯現(xiàn)。 首先是雖然RF信號源本身的相噪性能優(yōu)越，但是由于輸出是正弦波，對于一個數(shù)字系統(tǒng)輸入，會產(chǎn)生由于信號斜率導(dǎo)致的額外抖動。 所以幾乎最新的芯片參考時鐘都明確要求盡量用真實的方波信號作為參考時鐘輸出， 另外多數(shù)參考是時鐘要求差分信號。參考時鐘和PLL作為一個高速系統(tǒng)的心臟，需要對參考時鐘進(jìn)行精確的惡化來模擬真實世界復(fù)雜環(huán)境。 這個就明確需要注入模擬相噪惡化的隨機(jī)抖動以及模擬電源或者其他時鐘域干擾的周期抖動。

在企業(yè)研發(fā)與高校重點實驗室中，下面是四個前沿領(lǐng)域的時序同步與多通道激勵的應(yīng)用場景：

數(shù)字激勵需求與傳統(tǒng)測試儀器的局限

數(shù)字激勵源典型應(yīng)用場景

為了完整驗證 DUT 在極限條件下的容限能力，工程師在搭建驗證平臺時，往往面臨以下三大激勵源應(yīng)用：

可控惡化的參考時鐘（Reference Clock）：無論是高速接口芯片還是FPGA/SOC/ASIC芯片，其內(nèi)部鎖相環(huán)（PLL）對參考時鐘質(zhì)量極為敏感。測試不僅需要極低相位噪聲的高頻時鐘，更要求能夠精確、定量地注入隨機(jī)抖動（RJ）和正弦抖動（SJ），以模擬電源分布網(wǎng)絡(luò)（PDN）噪聲（PSIJ）或參考時鐘鏈路的劣化。

多通道數(shù)字激勵輸出，并且需要通道間相位可調(diào)：多通道總線（如 4-lane 或 8-lane 結(jié)構(gòu)）要求數(shù)據(jù)源不僅具備極低的本底抖動，還必須能夠?qū)崿F(xiàn)皮秒（ps）級通道間相位偏斜（Skew）調(diào)節(jié)。

高速窄脈沖激勵：在進(jìn)行接收機(jī)建立/保持時間（Setup/Hold Time）測試、或者驅(qū)動超高速光電器件（如電光調(diào)制器）時，需要具備極快上升沿（<20ps）和極窄脈寬（<40ps）的脈沖源。

用分離的不同儀器構(gòu)建數(shù)字

和時鐘激勵源的局限性

測試環(huán)境搭建復(fù)雜：傳統(tǒng)的測試臺架通常采用離散儀器拼接方案——由獨立的模擬信號源，任意波形發(fā)生器（AFG/AWG）、專用脈沖發(fā)生器（Pulse Generator）、獨立時鐘綜合器（Clock Synthesizer）和外置抖動干擾源通過射頻線纜、功分器和混頻器組合而成。

儀器間時基漂移：不同儀器依賴各自內(nèi)部的晶振或外部 10MHz 參考鎖相環(huán)。受限于溫漂和鎖相環(huán)帶寬，儀器間存在固有的、不可預(yù)測的低頻相位漂移，使得精確的皮秒級相位調(diào)整和穩(wěn)定性變的異常困難。

抖動注入的不可控性：外部注入抖動往往需要經(jīng)過混頻器或外部調(diào)制的信號源或者函數(shù)發(fā)生器輸入端疊加，鏈路插入損耗，難以精確校準(zhǔn)注入量，復(fù)現(xiàn)度極低。

模擬信號源和數(shù)字激勵源的區(qū)別：獨立的模擬信號源能夠輸出非常純凈的周期信號，相位噪聲低，頻率范圍也非常大，例如中星聯(lián)華的模擬信號源可以支持到67GHz。 但是模擬源或者矢量信號源的輸出存在2個明顯的不足，首先輸出的是正弦信號，導(dǎo)致上升時間和下降時間非常慢。 另外輸出的場景多為單端輸出，即便外置巴倫也會導(dǎo)致受限于巴倫的相頻特性和Skew偏差。 在一個高速的數(shù)字系統(tǒng)中，絕大多數(shù)要求的是上升/下降時間陡峭的方波差分信號。 而模擬信號源用作時鐘的時候會導(dǎo)致時域測試的抖動分量過大。

下圖是一個參考時鐘用不同的儀器測試得到結(jié)果的巨大差別。主要是對比了相噪分析儀和實時示波器的差別。 對于一個時域的電路，因為相噪儀無法得到輸入信號的斜率信息，實時示波器測試最全面時間和斜率， 在一個時域被測DUT的接收機(jī)也會被看到，所以首選時域的示波器進(jìn)行測試。

下圖是針對同一個時鐘信號，當(dāng)斜率不同的時候，用實時示波器和相噪儀測試的結(jié)果對比。 可見當(dāng)時鐘的斜率過慢的時候，會導(dǎo)致測試的抖動值非常大，而這個由于斜率導(dǎo)致的抖動無法滿足DUT被測電路的要求，所以推薦用數(shù)字激勵源來構(gòu)建測試環(huán)境。

誤碼儀能力的擴(kuò)展：

從單一測誤碼到“多域激勵源”

為了解決多通道皮秒級相位控制與 Skew 容限評估的難題，測試測量儀器的底層架構(gòu)必須發(fā)生根本性的轉(zhuǎn)變?，F(xiàn)代高性能誤碼儀（BERT）早已打破了僅限于發(fā)送 PRBS 碼流的固化定位，演進(jìn)為具備統(tǒng)一高精度時基的多通道融合數(shù)字激勵中心。

在這種先進(jìn)的測試架構(gòu)中，所有的高速數(shù)據(jù)通道（PPG）、時鐘輸出以及脈沖信號，均由儀器內(nèi)部同一個超低相噪的時鐘綜合器網(wǎng)絡(luò)驅(qū)動。這種設(shè)計從根本上消除了儀器間的溫漂與時基漂移。更關(guān)鍵的是，其在數(shù)字底層集成了精密的高頻移相器或高級抖動和相噪惡化的設(shè)計，實現(xiàn)了對各個輸出通道之間相位的獨立、連續(xù)且高分辨率的滑動調(diào)節(jié)。

以中星聯(lián)華（Sinolink）推出的 SL3000BX 高性能誤碼儀為例，其硬件底層與算法架構(gòu)在設(shè)計之初，就專門針對多通道數(shù)據(jù)、時鐘和脈沖輸出的應(yīng)用模式進(jìn)行了深度優(yōu)化。工程師可以一機(jī)多用，在一個高速系統(tǒng)中，產(chǎn)生參考時鐘、高速時鐘或多通道數(shù)據(jù)，全方位摸底 DUT 的時序容限極限。

誤碼儀作為多域激勵源的典型應(yīng)用

下面是基于多域數(shù)字激勵源的物理層測試應(yīng)用的一些典型實例

SL3000BX 作為數(shù)字激勵源

的三大工作模式與特點概覽

針對上述復(fù)雜的測試需求，中星聯(lián)華 SL3000BX 高性能誤碼儀作為集成化多域激勵中心的代表，提供了三種獨立且高性能的輸出模式。

下圖是SL3000BX的多通道輸出相位可調(diào)的數(shù)字激勵源圖例。

總結(jié)

在由 AI 算力集群、光電共封裝（CPO）和下一代雷達(dá)傳感驅(qū)動的“超寬帶”時代，物理層通信的測試痛點已從單一的“信號速率”向“多維度的信號完整性壓力測試”轉(zhuǎn)移。傳統(tǒng)的離散化測試工具已無法勝任前沿物理邊界的探索，測試臺架自身引入的不確定度，往往超過了被測芯片本身的性能極限。

面對相干光 IQ 校準(zhǔn)、ADC 交織雜散定位、SerDes 容限描繪以及相控陣列驅(qū)動等嚴(yán)苛挑戰(zhàn)，以中星聯(lián)華 SL3000BX 為代表的融合共基時架構(gòu)誤碼儀，正是為解決這些應(yīng)用痛點而設(shè)計。能夠在研發(fā)最早期幫助用戶評估被測DUT在各種壓力下的表現(xiàn)和性能，全面摸底硅光、DSP 與超高速模擬射頻集成電路的潛能。