ADRF6821：450 MHz - 2800 MHz DPD RFIC的技術剖析與應用指南

在當今的通信領域，對于高性能射頻集成電路（RFIC）的需求日益增長。ADRF6821作為一款高度集成的RFIC，專為通信數(shù)字預失真（DPD）系統(tǒng)量身打造，其卓越的性能和豐富的功能使其在眾多應用場景中脫穎而出。本文將深入剖析ADRF6821的特性、工作原理、應用信息以及寄存器配置等方面，為電子工程師提供全面的設計參考。

文件下載：ADRF6821.pdf

一、ADRF6821特性概述

1.1 關鍵特性

• 寬頻率范圍：RF輸入頻率范圍為450 MHz至2800 MHz，內部LO輸入頻率范圍同樣為450 MHz至2800 MHz，能滿足多種通信頻段的需求。
• 集成功能：集成了分數(shù)N PLL和VCO，具備DPD接收器功能，還擁有雙RF輸入和SPDT吸收式RF開關，以及集成的RF巴倫，可實現(xiàn)單端50 Ω輸入。
• 靈活配置：支持數(shù)字可編程LO相位偏移和直流歸零，可通過4線SPI進行編程。
• 封裝形式：采用56引腳、8 mm × 8 mm LFCSP封裝，便于電路板布局。

1.2 應用場景

• 蜂窩通信：適用于W - CDMA、GSM、LTE等蜂窩通信系統(tǒng)。
• DPD接收器：為數(shù)字預失真系統(tǒng)提供關鍵支持。
• 微波通信：可用于點對點無線電通信。

二、技術規(guī)格詳解

2.1 系統(tǒng)規(guī)格

在典型測試條件下（所有電源引腳 = 3.3 V， (T_{A}=25^{circ} C) ，內部LO，最小衰減設置等），ADRF6821展現(xiàn)出出色的性能。

• 解調帶寬：可達500 MHz。
• 群延遲紋波：在固定LO頻率下，75 MHz帶寬內典型值為0.1 ns，280 MHz帶寬內典型值為0.2 ns。
• 動態(tài)性能：在不同LO頻率下，功率增益、增益平坦度、輸出1 dB功率壓縮點（OP1dB）、輸出三階截點（OIP3）、輸出二階截點（OIP2）等指標表現(xiàn)穩(wěn)定。例如，在 (f_{LO}=1000 MHz) 時，功率增益典型值為12 dB，OP1dB典型值為12 dBm，OIP3典型值為33 dBm。

2.2 DSA和RF輸入開關規(guī)格

• 數(shù)字步進衰減器：衰減范圍為0 dB至15 dB，步長為1 dB，步長誤差典型值為 ±(0.3 + 衰減值 × 5%) dB，不同衰減設置間的建立時間典型值為100 ns，相位偏移典型值為5°。
• RF輸入開關：開關建立時間典型值為2 μs。

2.3 PLL/VCO規(guī)格

• PLL參考：頻率范圍為10 MHz至250 MHz，電平要求為0.7 Vp - p至3.3 Vp - p，步長為240 kHz，鎖定時間典型值為0.4 ms。
• 內部VCO范圍：為4000 MHz至8000 MHz，在不同VCO頻率下，開環(huán)VCO相位噪聲表現(xiàn)良好。例如， (f_{VCO}=5440 MHz) 時，10 kHz偏移處相位噪聲典型值為 - 83 dBc/Hz，100 kHz偏移處為 - 110 dBc/Hz。
• 合成器規(guī)格：分數(shù)品質因數(shù)（FOM）典型值為 - 227 dBc/Hz，閃爍FOM典型值為 - 262 dBc/Hz。

2.4 數(shù)字邏輯規(guī)格

數(shù)字輸入的邏輯電平要求明確，低電平范圍為0 V至0.5 V，高電平范圍為1.2 V至3.6 V，輸入電流范圍為 - 100 μA至 + 100 μA。邏輯輸出在不同負載條件下有相應的電壓和電流規(guī)格。

2.5 SPI時序規(guī)格

SPI接口的時序要求嚴格，如SDI到SCLK上升沿建立時間最小為8 ns，SCLK上升沿到SDI保持時間最小為8 ns，SCLK周期最小為50 ns等。

三、工作原理分析

3.1 信號路徑

信號從兩個RF輸入（RFIN_FB0和RFIN_FB1）之一進入，通過RF開關選擇后，經(jīng)集成巴倫轉換為差分信號。差分RF信號通過數(shù)字步進衰減器調整到最佳輸入電平，然后在吉爾伯特單元混頻器中與LO信號混頻，下變頻到中頻或基帶?；祛l后的信號經(jīng)過寬帶低通濾波器去除高階混頻項，再通過固定增益線性IF放大器輸出。

3.2 RF輸入開關

ADRF6821包含兩個SPDT開關，可通過外部控制引腳或SPI寄存器選擇所需的RF輸入。使用引腳控制可實現(xiàn)更快的切換，切換時間典型值為2 μs。若僅使用一個RF輸入端口，需將未使用的端口正確端接到50 Ω，推薦使用直流阻塞電容接地作為端接方式。

3.3 巴倫

集成巴倫工作頻率范圍為450 MHz至2800 MHz，可將單端50 Ω RF輸入輕松轉換為差分信號，同時提供額外的共模噪聲抑制。

3.4 RF衰減器

RF數(shù)字步進衰減器的衰減范圍為0 dB至15 dB，步長為1 dB，通過DSA_CONTROL寄存器中的ATTEN_DSA位設置衰減值，EN_DSA位啟用衰減器。

3.5 有源混頻器

RF信號經(jīng)衰減器后，被分割并提供給一對雙平衡吉爾伯特單元有源混頻器，與片上LO信號混頻得到基帶輸出?；祛l器和共模控制通過特定寄存器啟用，同時提供增益峰值電路，增益峰值由MIXER_GAIN_PEAK位控制，但增加增益會導致線性性能略有下降。此外，使用直流補償DAC對I和Q輸出進行直流補償，補償范圍為 ±40 mV。

3.6 I和Q極性

ADRF6821可靈活指定I和Q輸出的極性，通過相關寄存器可將I和Q輸出從默認配置反轉。在電源上電時，根據(jù)LO頻率的高低邊注入方式，I通道和Q通道的相位關系會有所不同。

3.7 低通濾波器和IF放大器

混頻后的IF或基帶輸出通過集成可調低通濾波器去除不需要的混頻產(chǎn)物，濾波器帶寬可通過EN_LPF_LB_I和EN_LPF_LB_Q位進行四級調整。IF信號經(jīng)過LPF后，通過線性輸出放大器驅動基帶輸出引腳，IF放大器提供整體增益，并可直接驅動100 Ω負載。

3.8 LO生成模塊

ADRF6821支持內部和外部LO信號。內部2× LO由片上VCO生成，頻率范圍為4000 MHz至8000 MHz，通過分數(shù)N PLL與外部參考時鐘鎖相。外部LO頻率范圍為900 MHz至5600 MHz，可與內部正交分頻器配合使用。無論是內部還是外部的2× LO信號，都通過正交分頻器分頻并生成相位差為90°的兩個LO信號，驅動混頻器。

3.8.1 內部LO模式

在內部LO模式下，PLL由參考路徑、相位和頻率檢測器（PFD）、電荷泵和可編程整數(shù)分頻器組成。參考時鐘經(jīng)分頻后與VCO輸出的分頻信號在PFD中比較，PFD根據(jù)比較結果向電荷泵發(fā)送信號，電荷泵調整調諧電壓（VTUNE），使VCO鎖定到正確頻率。VCO輸出通過輸出分頻器生成2× LO信號，不同2× LO頻率范圍對應不同的輸出分頻比。

3.8.2 外部LO模式

配置外部LO模式時，需寫入特定的寄存器序列，并將差分LO信號施加到相應引腳。外部LO輸入引腳需交流耦合，不使用時保持未連接狀態(tài)。

3.8.3 正交分頻器

正交分頻器將2× LO頻率分頻為兩個相位差為90°的LO信號，通過相關寄存器啟用。兩個獨立的LO驅動器將這些LO信號饋送到混頻器。

四、應用信息

4.1 基本連接

ADRF6821的各引腳在應用電路中有明確的連接要求。RF輸入引腳需交流耦合，未使用的RF輸入應通過直流阻塞電容接地以提高隔離度。電源引腳需使用去耦電容進行去耦，不同電源域的引腳連接方式有所不同。例如，RF/IF電源域引腳通過磁珠連接并使用特定的去耦電容，PLL/VCO電源域需使用超低噪聲的LDO以避免性能下降。

4.2 低通濾波器帶寬選擇

ADRF6821的片上低通濾波器有四種帶寬設置，可根據(jù)RF和LO頻率選擇合適的帶寬。較低的帶寬可提高高頻率混頻產(chǎn)物的泄漏抑制能力，但會導致增益平坦度下降。

4.3 I/Q輸出負載

ADRF6821的I/Q輸出阻抗為10 Ω，外部連接25 Ω電阻后，總差分輸出阻抗為60 Ω。不同的I/Q輸出負載會對輸出IF增益、輸出IP3、輸出IP2、HD2和HD3等性能特性產(chǎn)生影響。

4.4 模數(shù)轉換器（ADC）接口

ADRF6821適用于零中頻接收器鏈，其集成的IF放大器可為緩沖和非緩沖ADC提供可變且足夠的驅動能力，并提供ADC采樣邊緣與混頻器核心之間的隔離。在與ADC接口時，需使用抗混疊低通濾波器，濾波器的選擇需考慮帶寬、衰減和插入損耗等因素。

4.5 鏡像抑制

對于直接轉換系統(tǒng)，最大化鏡像抑制至關重要。ADRF6821的I和Q路徑的幅度和相位失配會直接影響鏡像抑制性能，可通過調整相關寄存器對I和Q路徑的相位和增益進行獨立調整，以實現(xiàn)正交校正。

4.6 電源供應配置

ADRF6821包含RF/IF和PLL/VCO兩個主要電源域。RF/IF電源域可使用開關電源以降低功耗，PLL/VCO電源域需使用超低噪聲的LDO以避免性能下降。

4.7 布局

合理的布局對于ADRF6821的性能優(yōu)化至關重要。RF部分的布局應保持短而直接的走線，避免RF輸入走線平行，以提高通道間的隔離度。PLL/VCO引腳周圍的PCB布線需特別注意，去耦電容應盡可能靠近電源引腳。

五、寄存器配置

ADRF6821通過SPI接口對寄存器進行配置，以實現(xiàn)各種功能。寄存器地址和位定義明確，不同寄存器控制不同的功能模塊，如RF開關、衰減器、混頻器、IF放大器、LO驅動器等。工程師可根據(jù)具體應用需求對寄存器進行讀寫操作，以實現(xiàn)對ADRF6821的精確控制。

六、總結

ADRF6821以其高度集成的特性、出色的性能和靈活的配置能力，為通信數(shù)字預失真系統(tǒng)提供了強大的支持。電子工程師在設計過程中，需深入理解其技術規(guī)格、工作原理和應用信息，合理進行引腳連接、濾波器選擇、電源配置和布局設計，同時準確配置寄存器，以充分發(fā)揮ADRF6821的優(yōu)勢，實現(xiàn)高性能的通信系統(tǒng)設計。

你在使用ADRF6821進行設計時，是否遇到過一些獨特的挑戰(zhàn)？或者對其某些特性有更深入的疑問？歡迎在評論區(qū)分享你的經(jīng)驗和想法。