Lattice嵌入式視覺開發(fā)套件用戶指南解讀
一、引言
在嵌入式視覺領(lǐng)域,Lattice的嵌入式視覺開發(fā)套件(EVDK)為開發(fā)者提供了一個強(qiáng)大的平臺。該套件旨在展示雙CSI - 2相機(jī)到HDMI的橋接功能,涉及CrossLink FPGA、ECP5 FPGA和SiI1136發(fā)射器設(shè)備。它采用了可堆疊的模塊化架構(gòu),尺寸為80 mm × 80 mm,由CrossLink VIP輸入橋接板、ECP5 VIP處理器板和HDMI VIP輸出橋接板組成。
文件下載:LF-EVDK1-EVN.pdf
二、功能描述
2.1 整體架構(gòu)
雙相機(jī)MIPI CSI - 2到HDMI演示中,索尼IMX214相機(jī)通過四個MIPI數(shù)據(jù)通道輸出1080p視頻,每個通道速率為371.25 Mb/s。CrossLink VIP輸入橋接板接收來自板載相機(jī)傳感器的MIPI視頻流并提取視頻像素,將兩個相機(jī)的視頻像素并排合并,然后通過板對板連接器以并行CMOS接口的形式將合并后的圖像數(shù)據(jù)傳輸?shù)紼CP5視頻處理器板。ECP5 FPGA處理合并后的傳感器圖像,并將處理后的并行圖像數(shù)據(jù)通過板對板連接器發(fā)送到HDMI VIP輸出橋接板上的Sil1136 HDMI發(fā)射器,最終由Sil1136芯片通過HDMI將視頻數(shù)據(jù)傳輸?shù)?080p顯示器。
2.2 CrossLink
CrossLink負(fù)責(zé)接收來自兩個MIPI CSI - 2相機(jī)的串行、源同步MIPI數(shù)據(jù),將串行數(shù)據(jù)重新序列化并提取控制信號。字節(jié)數(shù)據(jù)被發(fā)送到字節(jié)到像素模塊,轉(zhuǎn)換為RAW10數(shù)據(jù)。兩個RAW數(shù)據(jù)流被發(fā)送到圖像合并邏輯,將并行數(shù)據(jù)合并后發(fā)送到ECP5板。板載CSI - 2相機(jī)通過ECP5 VIP處理器板上的I2C主接口進(jìn)行配置。
2.3 ECP5
ECP5 FPGA接收來自CrossLink的RAW10數(shù)據(jù),進(jìn)行基本的圖像處理,包括自動亮度調(diào)整、去拜耳、顏色空間轉(zhuǎn)換和伽馬校正等,以提高圖像質(zhì)量,然后將處理后的數(shù)據(jù)發(fā)送到HDMI板。
2.4 SiI1136
SiI1136 HDMI發(fā)射器通過ECP5 VIP處理器板上的ECP5 I2C主接口進(jìn)行配置,輸出1080p60視頻。它接收來自ECP5的36位RGB數(shù)據(jù)和控制信號,并將其轉(zhuǎn)換為HDMI格式,顯示在HDMI監(jiān)視器上。
三、演示要求
3.1 所需設(shè)備
演示需要LF - EVDK1 - EVN演示套件、HDMI監(jiān)視器、HDMI電纜、12 V直流電源適配器、筆記本電腦/PC、Bit/JED文件、USB 2.0 Type A到Mini - B電纜(僅在重新編程時需要)以及Lattice Diamond? Programmer版本3.7或更高版本。
3.2 各板介紹
- CrossLink VIP輸入橋接板:包含F(xiàn)lash芯片選擇、喚醒、系統(tǒng)復(fù)位等功能,還有IMX214相機(jī)傳感器和多個連接器。
- ECP5 VIP處理器板:有DDR3內(nèi)存、FPGA芯片、USB接口等,用于處理圖像數(shù)據(jù)。
- HDMI VIP輸出橋接板:配備SiI1136芯片和Type - A HDMI連接器,用于輸出HDMI信號。
四、跳線設(shè)置
4.1 CrossLink VIP輸入橋接板
J2(CrossLink SPI芯片選擇)和J4(SPI Flash芯片選擇)默認(rèn)短接,J30(CRESETB選擇)默認(rèn)打開,其他頭保持打開。
4.2 ECP5 VIP處理器板
多個跳線用于配置ECP5、電壓選擇和JTAG等,如J3配置為Master SPI,多個電壓選擇跳線默認(rèn)連接到3.3 V等,其他頭保持打開。
五、演示步驟
- 使用12 V電源適配器將ECP5 VIP處理器板連接到墻上插座。
- 打開ECP5 VIP處理器板上的SW2為演示套件供電。
- 將HDMI電纜從HDMI VIP輸出板的CN1連接到HDMI顯示器/監(jiān)視器,監(jiān)視器將顯示雙相機(jī)合并圖像。
六、演示包目錄結(jié)構(gòu)
演示包包含CrossLink和ECP5的設(shè)計(jì)目錄,每個目錄下有位流文件和源文件,如DualCSI2toRaw10.bit和Raw10toParallel.bit等。
七、引腳信息
7.1 CrossLink
列出了用于演示的CrossLink引腳,包括復(fù)位、相機(jī)傳感器接口和ECP5接口的引腳,以及引腳的銀行、緩沖類型和站點(diǎn)屬性。
7.2 ECP5
同樣列出了ECP5的引腳信息,涉及時鐘、復(fù)位、CrossLink接口、相機(jī)傳感器接口和SiI1136接口等。
八、訂購信息
Lattice嵌入式視覺開發(fā)套件的訂購部件號為LF - EVDK1 - EVN。
九、編程說明
9.1 使用Diamond Programmer
EVDK內(nèi)置下載控制器,通過FT2232H將USB轉(zhuǎn)換為JTAG。連接USB電纜到PC后,可使用Diamond編程軟件。JTAG掃描會擦除ECP5和CrossLink的SRAM圖像,通過創(chuàng)建新的空白項(xiàng)目并手動選擇設(shè)備可避免此問題。
9.2 ECP5 SPI Flash編程
- 擦除ECP5:在重新編程前,先擦除ECP5的SRAM內(nèi)存。
- 編程SPI:確保ECP5已擦除,選擇SPI Flash背景編程模式,選擇ECP5位文件并根據(jù)不同版本選擇SPI Flash選項(xiàng)。
9.3 CrossLink SPI Flash編程
- 擦除CrossLink:在重新編程前,先擦除CrossLink的SRAM內(nèi)存。
- 編程SPI:確保CrossLink已擦除,選擇SPI Flash編程模式,選擇CrossLink位文件并根據(jù)不同版本選擇SPI Flash選項(xiàng)。
9.4 故障排除
在編程CrossLink VIP輸入橋接板時,要確保在編程SPI閃存前擦除CrossLink設(shè)備,可考慮將R47電阻改為10 kΩ以提高SPI編程的一致性,短期可使用SSPI SRAM編程作為解決方法。
通過以上介紹,相信大家對Lattice嵌入式視覺開發(fā)套件有了更深入的了解。在實(shí)際應(yīng)用中,你是否遇到過類似開發(fā)套件編程的問題呢?又有哪些獨(dú)特的解決方法呢?歡迎在評論區(qū)分享你的經(jīng)驗(yàn)。
-
嵌入式視覺
+關(guān)注
關(guān)注
8文章
183瀏覽量
60035
發(fā)布評論請先 登錄
探索 ZMOTION? 檢測模塊開發(fā)套件:快速上手指南
Lattice Semiconductor ProcessorPM開發(fā)套件:助力電子工程師高效設(shè)計(jì)
Lantronix xPico Wi-Fi嵌入式設(shè)備服務(wù)器評估套件使用指南
Lantronix xPico開發(fā)套件:開啟嵌入式設(shè)備開發(fā)新征程
CYUSBS236 USB - Serial開發(fā)套件使用指南
探索 Digi XBee? Cellular LTE Cat 1 開發(fā)套件:開啟嵌入式蜂窩連接新時代
嵌入式以太網(wǎng)原型開發(fā)套件:探索嵌入式系統(tǒng)編程的理想選擇
3.3V 嵌入式以太網(wǎng)開發(fā)套件:開啟低成本互聯(lián)網(wǎng)連接新體驗(yàn)
Vicor開發(fā)套件用戶指南:高效電源解決方案深度解析
全新Altera Agilex開發(fā)套件正式發(fā)布
FCB-EV9520L嵌入式開發(fā)套件如何實(shí)現(xiàn)“全場景無縫銜接”?
Renesas AIK - RA4E1 v1開發(fā)套件:嵌入式開發(fā)的得力助手
探索TDK SmartMotion DK-UNIVERSAL-I開發(fā)套件:硬件用戶指南
貿(mào)澤開售適用于邊緣計(jì)算和嵌入式應(yīng)用的Altera Agilex 3 FPGA C系列開發(fā)套件
Lattice嵌入式視覺開發(fā)套件用戶指南解讀
評論