DS3170DK:DS3/E3單芯片收發(fā)器設(shè)計(jì)套件的全面解析
一、引言
在通信設(shè)備的研發(fā)過(guò)程中,高效且穩(wěn)定的單芯片收發(fā)器設(shè)計(jì)套件至關(guān)重要。DS3170DK作為一款專門為DS3170 DS3/E3單芯片收發(fā)器打造的設(shè)計(jì)套件,為工程師們提供了一個(gè)便捷且功能強(qiáng)大的開(kāi)發(fā)平臺(tái)。本文將對(duì)DS3170DK進(jìn)行詳細(xì)介紹,包括其基本信息、硬件與軟件配置等方面,幫助工程師更好地了解和使用該套件。
文件下載:DS3170DK.pdf
二、DS3170DK概述
2.1 基本描述
DS3170DK是一個(gè)完全集成的設(shè)計(jì)套件,用于評(píng)估DS3170 DS3/E3單芯片收發(fā)器(SCT)的所有操作模式。該套件包含了評(píng)估所需的所有必要電路,并且板載了一個(gè)微處理器,可運(yùn)行實(shí)時(shí)代碼以進(jìn)一步評(píng)估器件。
2.2 套件內(nèi)容
- DS3170DK板:核心硬件部分,集成了各種電路和元件。
- 軟件及文件:可從官網(wǎng)下載ChipView軟件、DS3170DK.DEF定義文件和DS3170DK數(shù)據(jù)手冊(cè)。
2.3 訂購(gòu)信息
| PART | DESCRIPTION |
|---|---|
| DS3170DK | Design Kit for the DS3170 DS3/E3 Single-Chip Transceiver |
三、DS3170DK特性
3.1 加速新設(shè)計(jì)
通過(guò)消除首次原型設(shè)計(jì),加快了新設(shè)計(jì)的開(kāi)發(fā)速度,讓工程師能夠更快速地驗(yàn)證和實(shí)現(xiàn)新的設(shè)計(jì)方案。
3.2 展示關(guān)鍵功能
能夠演示DS3170 DS3/E3單芯片收發(fā)器的關(guān)鍵功能,幫助工程師深入了解該芯片的性能和特點(diǎn)。
3.3 豐富的組件
套件中包含DS3170單芯片收發(fā)器、變壓器、75Ω BNC和終端無(wú)源元件,為設(shè)計(jì)提供了完整的解決方案。
3.4 良好的兼容性
可與任何帶有RS - 232串行接口的PC進(jìn)行接口連接,方便進(jìn)行數(shù)據(jù)傳輸和調(diào)試。
3.5 可視化操作
基于Windows的高級(jí)軟件提供了對(duì)所有寄存器的可視化訪問(wèn),使工程師能夠直觀地進(jìn)行配置和監(jiān)控。
3.6 軟件控制配置
軟件控制的(寄存器)映射配置開(kāi)關(guān)便于實(shí)現(xiàn)實(shí)時(shí)時(shí)鐘和信號(hào)路由,提高了設(shè)計(jì)的靈活性。
3.7 精確測(cè)試點(diǎn)
所有時(shí)鐘和信號(hào)都設(shè)有精確的測(cè)試點(diǎn),方便工程師進(jìn)行測(cè)試和調(diào)試。
3.8 穩(wěn)定時(shí)鐘生成
板載DS3和E3晶體振蕩器,可實(shí)現(xiàn)穩(wěn)定的時(shí)鐘生成,確保系統(tǒng)的穩(wěn)定性。
3.9 清晰標(biāo)識(shí)
易于閱讀的絲印標(biāo)簽標(biāo)識(shí)了所有連接器、跳線和LED相關(guān)的信號(hào),方便工程師進(jìn)行操作和識(shí)別。
四、組件列表
| DS3170DK包含了眾多的電子元件,以下是部分關(guān)鍵元件的列表: | DESIGNATION | QTY | DESCRIPTION | SUPPLIER | PART NUMBER |
|---|---|---|---|---|---|
| C1 - C76 | 不同數(shù)量 | 各種電容,包括陶瓷電容、鉭電容等 | 不同供應(yīng)商 | 不同型號(hào) | |
| D1 - D2 | 2 | 1A 50V通用硅二極管 | General Semiconductor | 1N4001 | |
| DS1 - DS19 | 不同數(shù)量 | 綠色和紅色LED | Panasonic | LN1351C、LN1251C | |
| J1 - J9 | 不同數(shù)量 | 各種連接器,如香蕉插頭插座、DB9直角連接器等 | 不同供應(yīng)商 | 不同型號(hào) | |
| JP1 - JP8 | 不同數(shù)量 | 各種跳線和連接器 | Samtec | 不同型號(hào) | |
| L1 | 1 | 1.0μH 20% 2引腳表面貼裝電感器 | Coiltronics | UP1B - 1R0 | |
| U1 - U24 | 不同數(shù)量 | 各種集成電路,如微控制器、FPGA、SRAM等 | 不同供應(yīng)商 | 不同型號(hào) | |
| X1 | 1 | 8.0MHz低剖面晶體 | Dove Electronic | EC1 - 8.000M | |
| Y1 - Y3 | 3 | 不同頻率的晶體振蕩器 | SaRonix | 不同型號(hào) |
五、硬件配置
5.1 快速啟動(dòng)(硬件設(shè)置)
- 電源設(shè)置:對(duì)于單電源操作,短接跳線JP1 - JP3,將DS3170的VDD連接到板載VCC。
- 模式選擇:確保選擇“PROGRAM FLASH MICRO”(SW6),且DS3不應(yīng)點(diǎn)亮。
-
參考時(shí)鐘連接:根據(jù)應(yīng)用需求,通過(guò)短接J6上的REFCLK信號(hào)到相應(yīng)的信號(hào)輸入來(lái)配置參考時(shí)鐘,具體配置如下表所示: REFERENCE CLOCK DESCRIPTION GND 短接J6.1和J6.2引腳,打開(kāi)J6上的其他所有引腳。 BNC Input 短接J6.3和J6.4引腳,打開(kāi)J6上的其他所有引腳。 STS1 OSC 短接J6.5和J6.6引腳,打開(kāi)J6上的其他所有引腳。 E3 OSC 短接J6.7和J6.8引腳,打開(kāi)J6上的其他所有引腳。 T3 OSC 短接J6.9和J6.10引腳,打開(kāi)J6上的其他所有引腳。 - 串口連接:將DS3170DK的J2通過(guò)串口電纜連接到PC。
- 電源供應(yīng):向標(biāo)記為GND和VCC_3.3V的香蕉插頭插座提供3.3V電源。
5.2 JTAG配置
JTAG鏈由J4、JP4和JP5控制,根據(jù)不同的功能需求,如對(duì)內(nèi)部微控制器閃存進(jìn)行編程或執(zhí)行邊界掃描操作,可以對(duì)這三個(gè)連接器進(jìn)行配置。一般情況下,設(shè)置完整的JTAG鏈的步驟如下:
- 連接JTDI到JP4.1
- 連接JTDO到JP4.3
- 連接JTMS到JP4.10
- 連接JCLK到JP4.5
- 連接J4.1到J4.2
- 連接J4.3到J4.4
- 連接JP5.1到JP5.2
5.3 地址/數(shù)據(jù)總線連接器
| DS3170DK有一個(gè)連接器(J3)用于監(jiān)控設(shè)計(jì)套件的所有本地總線活動(dòng)。所有信號(hào)可以用高阻抗探頭捕獲,并在示波器或邏輯分析儀上顯示。需要注意的是,如果FPGA_ENABLE(SW3.3)為邏輯0,板載微控制器將不再向本地總線驅(qū)動(dòng)任何數(shù)據(jù),此時(shí)用戶可以將DS3170的本地總線連接到另一個(gè)系統(tǒng)而無(wú)需對(duì)硬件進(jìn)行任何修改。具體的引腳信息如下表所示: | PIN NUM | NAME | PIN DESCRIPTION | PIN NUM | NAME | PIN DESCRIPTION |
|---|---|---|---|---|---|---|
| 1 | A0 | Local Address Bit 0 | 2 | D0 | Local Data Bit 0 | |
| 3 | A1 | Local Address Bit 1 | 4 | D1 | Local Data Bit 1 | |
| ... | ... | ... | ... | ... | ... |
5.4 高阻抗和補(bǔ)償測(cè)試點(diǎn)
該板上所有時(shí)鐘和數(shù)據(jù)線的測(cè)試點(diǎn)都具有獨(dú)特的設(shè)計(jì),每個(gè)測(cè)試點(diǎn)都有一個(gè)相對(duì)高阻抗的引腳和一個(gè)補(bǔ)償引腳。補(bǔ)償引腳是一個(gè)(20:1)分壓器的一部分,當(dāng)與示波器的標(biāo)準(zhǔn)50Ω負(fù)載一起使用時(shí),可以提供非常干凈的信號(hào)。在進(jìn)行關(guān)鍵的時(shí)序和轉(zhuǎn)換速率測(cè)量時(shí),補(bǔ)償測(cè)試點(diǎn)非常有用。
5.5 通用輸入/輸出(GPIO)
DS3170 SCT有一個(gè)8位端口,可以配置為通用I/O、特定警報(bào)、TEMI輸入或PMU輸入。每個(gè)GPIO引腳有兩種輸入類型和一個(gè)LED,方便識(shí)別引腳狀態(tài)。
- 8位開(kāi)關(guān)(SW4):每個(gè)引腳對(duì)應(yīng)GPIO中的一位。當(dāng)開(kāi)關(guān)處于“On”位置時(shí),開(kāi)關(guān)引腳接地,為端口提供邏輯0;當(dāng)開(kāi)關(guān)處于“Off”位置時(shí),開(kāi)關(guān)引腳浮空至VDD,為端口提供邏輯1。
- 10引腳頭(J7):可以作為GPIO端口的監(jiān)控引腳或輸入激勵(lì)。需要注意的是,如果計(jì)劃將某個(gè)位驅(qū)動(dòng)為非GND值,SW4中的相應(yīng)GPIO位必須處于“Off”位置。
5.6 TEMI和PMU輸入
| GPIO Bit 6和GPIO Bit 8可以分別配置為TEMI和PMU輸入??梢允褂冒粹o(SW5)和3位置跳線(JP6)為這些輸入提供無(wú)毛刺的輸入。使用時(shí),必須將SW4中相應(yīng)的開(kāi)關(guān)置于“Off”位置。具體配置如下表所示: | SIGNAL NAME | SETUP PROCEDURE |
|---|---|---|
| TEMI | Set SW4.6 to the “Off” position,Short (Jumper) JP6.3 and JP2 | |
| PMU | Set SW4.8 to the “Off” position,Short (Jumper) JP6.1 and JP2 |
5.7 用戶輸入開(kāi)關(guān)(SW3)
| SW3是一個(gè)8引腳DIP開(kāi)關(guān),用于控制板載微控制器和兩個(gè)板載FPGA的功能,并為用戶程序提供一些通用輸入。具體功能如下表所示: | PIN | NAME | FUNCTION |
|---|---|---|---|
| 1 | FPGA INPUT 1 | 通用輸入引腳,可用于用戶程序,當(dāng)FPGA ENABLE為邏輯0時(shí)無(wú)效。 | |
| 2 | FPGA INPUT 2 | 通用輸入引腳,可用于用戶程序,當(dāng)FPGA ENABLE為邏輯0時(shí)無(wú)效。 | |
| 3 | FPGA ENABLE | 控制通用FPGA(U3)的使能,為邏輯1時(shí)FPGA啟用,為邏輯0時(shí)FPGA禁用。 | |
| 4 | DATA BUS SELECT | 選擇DS3170和端口FPGA使用的總線寬度,當(dāng)FPGA ENABLE為邏輯0時(shí)無(wú)效。 | |
| 5 | BOOT SEL | 控制板載微控制器的固件加載源,為邏輯1時(shí)從外部源加載,為邏輯0時(shí)從內(nèi)部閃存加載。 | |
| 6 | KIT | 未在Dallas Semiconductor提供的固件中實(shí)現(xiàn),可用于用戶程序。 | |
| 7 | USER INPUT 1 | 通用FPGA(U3)的輸入/輸出引腳,有LED跟蹤信號(hào)值,當(dāng)FPGA ENABLE為邏輯0時(shí)無(wú)效。 | |
| 8 | USER INPUT 2 | 通用FPGA(U3)的輸入/輸出引腳,有LED跟蹤信號(hào)值,當(dāng)FPGA ENABLE為邏輯0時(shí)無(wú)效。 |
六、軟件配置
6.1 快速啟動(dòng)(軟件 - ChipView)
- 完成快速啟動(dòng)(硬件設(shè)置)步驟。
- 加載ChipView軟件。
- 選擇COM端口。
- 選擇寄存器視圖。
- 從程序菜單中啟動(dòng)名為ChipView.EXE的主機(jī)應(yīng)用程序。如果使用默認(rèn)安裝選項(xiàng),可點(diǎn)擊Windows工具欄上的“開(kāi)始”按鈕,選擇“程序” -> “ChipView” -> “ChipView”。
- 加載DS3170DK.DEF文件。
- 確保所有寄存器設(shè)置正確,以實(shí)現(xiàn)DS3170DK的所需功能。如有關(guān)于設(shè)備功能的問(wèn)題,可參考DS3170數(shù)據(jù)手冊(cè)。
6.2 內(nèi)存映射
| 板載微控制器被配置為從0x81000000開(kāi)始用戶地址空間。所有設(shè)備寄存器可以使用基于主機(jī)的用戶界面軟件ChipView.EXE輕松修改。具體的相對(duì)地址映射如下表所示: | REF DES | DEVICE | OFFSET |
|---|---|---|---|
| U3 | General - purpose FPGA | 0x0000 | |
| U6 | FPGA Tx/Rx clock, data switch/mux | 0x1000 | |
| U7 | DS3170 DS3/E3 single - chip transceiver | 0x2000 |
6.3 寄存器配置
6.3.1 ID寄存器
- BID:板ID,偏移量為0x0000,只讀,值為0xD。
- XBIDH:擴(kuò)展板ID高半字節(jié),偏移量為0x0002,只讀,值為0x00。
- XBIDM:擴(kuò)展板ID中間半字節(jié),偏移量為0x0003,只讀,值為0x07。
- XBIDL:擴(kuò)展板ID低半字節(jié),偏移量為0x0004,只讀,值為0x00。
- BREV:板制造修訂版,偏移量為0x0005,只讀,顯示當(dāng)前制造修訂版。
- AREV:板組裝修訂版,偏移量為0x0006,只讀,顯示當(dāng)前組裝修訂版。
- PREV:PLD修訂版,偏移量為0x0007,只讀,顯示當(dāng)前PLD固件修訂版。
6.3.2 控制寄存器
-
CTRL1:控制寄存器1,偏移量為0x0008,各位功能如下: Bit # 7 6 5 4 3 2 1 0 Name SPI_CPOL SPI_CPHA SPI_SWAP SPI HIZ WIDTH MOT MUX Default 0 0 0 0 1 0 0 0 - CTRL2:控制寄存器2 - 線路IO,偏移量為0x0009,用于控制RNEG和RPOS信號(hào)的源。
- CTRL3:控制寄存器3 - 線路RCLK,偏移量為0x000A,用于控制RLCLK信號(hào)的源。
- CTRL4:控制寄存器4 - 開(kāi)銷接口,偏移量為0x000B,用于控制TOHEN和TOH信號(hào)的源。
- CTRL5:控制寄存器5 - 串行數(shù)據(jù)開(kāi)銷接口,偏移量為0x000C,用于控制TSER信號(hào)的源。
- CTRL6:控制寄存器6 - 串行數(shù)據(jù)開(kāi)銷接口,偏移量為0x000D,用于控制TSOFI和TCLKI信號(hào)的源。
七、總結(jié)
DS3170DK設(shè)計(jì)套件為DS3170 DS3/E3單芯片收發(fā)器的開(kāi)發(fā)提供了一個(gè)全面且便捷的平臺(tái)。通過(guò)豐富的硬件組件和靈活的軟件配置,工程師可以快速進(jìn)行新設(shè)計(jì)的驗(yàn)證和開(kāi)發(fā)。在實(shí)際應(yīng)用中,工程師可以根據(jù)具體需求對(duì)硬件和軟件進(jìn)行調(diào)整,以實(shí)現(xiàn)最佳的性能和功能。同時(shí),對(duì)于DS3170DK的使用,建議工程師仔細(xì)閱讀相關(guān)的數(shù)據(jù)手冊(cè)和文檔,以確保正確的配置和操作。你在使用DS3170DK的過(guò)程中遇到過(guò)哪些問(wèn)題呢?歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見(jiàn)解。
-
設(shè)計(jì)套件
+關(guān)注
關(guān)注
0文章
26瀏覽量
8243 -
單芯片收發(fā)器
+關(guān)注
關(guān)注
2文章
4瀏覽量
5677
發(fā)布評(píng)論請(qǐng)先 登錄
DS3170DK:DS3/E3單芯片收發(fā)器設(shè)計(jì)套件的全面解析
評(píng)論