文章來(lái)源：學(xué)習(xí)那些事

原文作者：小陳婆婆

本文介紹了干法刻蝕中遇到的負(fù)載效應(yīng)、微溝槽、離子損傷、表面電荷積累、聚合物殘留等問(wèn)題。

隨著半導(dǎo)體器件不斷向納米尺度發(fā)展，干法刻蝕技術(shù)雖然在方向性控制、高深寬比加工以及復(fù)雜三維結(jié)構(gòu)制造方面展現(xiàn)出巨大優(yōu)勢(shì)，但與此同時(shí)，其工藝復(fù)雜性也顯著增加。現(xiàn)代等離子體刻蝕已經(jīng)不再只是簡(jiǎn)單的材料去除過(guò)程，而是涉及等離子體輸運(yùn)、表面化學(xué)、離子動(dòng)力學(xué)以及界面物理等多因素耦合的復(fù)雜體系。在實(shí)際制造過(guò)程中，即使刻蝕系統(tǒng)本身具備較高穩(wěn)定性，仍然可能由于局部反應(yīng)物分布、離子軌跡變化以及聚合物沉積等問(wèn)題，引發(fā)一系列工藝缺陷。這些問(wèn)題不僅影響刻蝕均勻性，還會(huì)直接決定器件性能、良率以及長(zhǎng)期可靠性，因此也是先進(jìn)工藝開(kāi)發(fā)中的重點(diǎn)研究方向。

負(fù)載效應(yīng)

在干法刻蝕中，最典型的問(wèn)題之一便是負(fù)載效應(yīng)(Loading Effect)。所謂負(fù)載效應(yīng)，本質(zhì)上是由于等離子體中活性反應(yīng)物有限，而不同區(qū)域?qū)Ψ磻?yīng)物的消耗程度存在差異，從而導(dǎo)致刻蝕速率出現(xiàn)空間不均勻現(xiàn)象。隨著晶圓尺寸從200 mm發(fā)展至300 mm甚至更大尺寸，負(fù)載效應(yīng)對(duì)于全片均勻性的影響愈發(fā)明顯。

宏觀負(fù)載效應(yīng)主要體現(xiàn)在整個(gè)反應(yīng)腔尺度上。當(dāng)腔室內(nèi)同時(shí)放入更多晶圓，或者晶圓表面暴露出更大面積待刻蝕區(qū)域時(shí)，等離子體中的活性自由基會(huì)被快速消耗，從而導(dǎo)致局部刻蝕劑濃度下降。由于刻蝕速率與活性粒子濃度密切相關(guān)，因此整體刻蝕速率會(huì)隨著負(fù)載增加而降低。這種現(xiàn)象在以化學(xué)反應(yīng)為主導(dǎo)的等離子體刻蝕中尤為明顯。例如在氟基等離子體刻蝕硅或氧化硅過(guò)程中，如果自由基供應(yīng)不足，不同晶圓之間甚至同一晶圓不同區(qū)域都可能出現(xiàn)明顯速率偏差，最終導(dǎo)致線寬變化與結(jié)構(gòu)尺寸漂移。

相比之下，微觀負(fù)載效應(yīng)則更多表現(xiàn)為局部幾何結(jié)構(gòu)依賴性，因此也被稱為“幾何依賴刻蝕”或“長(zhǎng)寬比依賴刻蝕(ARDE)”。在高深寬比結(jié)構(gòu)中，隨著溝槽寬度不斷減小，刻蝕速率往往明顯下降。這是因?yàn)檎瓬喜蹆?nèi)部會(huì)形成局部停滯層，反應(yīng)物難以有效輸運(yùn)到底部，而揮發(fā)性產(chǎn)物也不易及時(shí)排出。此外，深溝槽側(cè)壁還可能對(duì)離子與自由基形成幾何遮擋，使有效粒子通量進(jìn)一步下降。

這一問(wèn)題在先進(jìn)邏輯器件、3D NAND以及TSV硅通孔制造中尤為突出。例如在超高深寬比溝槽刻蝕過(guò)程中，即使溝槽開(kāi)口尺寸僅存在數(shù)納米差異，也可能導(dǎo)致最終刻蝕深度出現(xiàn)顯著變化。因此，現(xiàn)代高端刻蝕系統(tǒng)通常需要通過(guò)脈沖氣體輸運(yùn)、低壓高密度等離子體以及動(dòng)態(tài)偏壓調(diào)制等方式，提高深溝槽內(nèi)部的反應(yīng)物輸運(yùn)能力，從而減弱ARDE效應(yīng)。

微溝槽

除了負(fù)載效應(yīng)之外，微溝槽(Microtrenching)同樣是高方向性干法刻蝕中的典型問(wèn)題。該現(xiàn)象主要出現(xiàn)在以高能離子轟擊為主導(dǎo)的刻蝕體系中。當(dāng)離子沿垂直方向轟擊溝槽底部時(shí)，一部分離子會(huì)在側(cè)壁發(fā)生反射，并再次撞擊溝槽底角區(qū)域。由于局部離子通量在底角處增強(qiáng)，導(dǎo)致該區(qū)域刻蝕速率明顯高于中心區(qū)域，最終在溝槽邊緣形成細(xì)小凹槽結(jié)構(gòu)。

微溝槽現(xiàn)象在深硅刻蝕與介質(zhì)層加工中較為常見(jiàn)，其危害不僅體現(xiàn)在結(jié)構(gòu)形貌惡化，更可能導(dǎo)致后續(xù)金屬填充不完整、局部電場(chǎng)集中以及器件可靠性下降。尤其在先進(jìn)FinFET與GAAFET結(jié)構(gòu)中，微溝槽甚至可能影響柵極包覆均勻性。因此，現(xiàn)代工藝開(kāi)發(fā)通常會(huì)通過(guò)優(yōu)化離子入射角度、降低偏壓能量或引入側(cè)壁鈍化機(jī)制減弱離子反射效應(yīng)。

離子損傷

離子損傷則是干法刻蝕中另一個(gè)難以完全避免的問(wèn)題。雖然離子轟擊是實(shí)現(xiàn)高各向異性刻蝕的重要基礎(chǔ)，但高能離子同樣會(huì)破壞材料晶格結(jié)構(gòu)，引發(fā)表面缺陷、界面態(tài)以及電荷積累問(wèn)題。在MOS器件中，這種損傷可能直接導(dǎo)致柵氧化層陷阱增加，從而惡化閾值電壓穩(wěn)定性與漏電性能。而在高k介質(zhì)與超薄柵氧化層結(jié)構(gòu)中，由于材料本身對(duì)等離子體損傷更加敏感，離子轟擊甚至可能造成不可逆界面退化。

表面電荷積累

此外，在深溝槽與復(fù)雜三維結(jié)構(gòu)中，表面電荷積累還會(huì)進(jìn)一步改變局部電場(chǎng)分布。當(dāng)絕緣側(cè)壁積累靜電荷后，離子運(yùn)動(dòng)軌跡會(huì)受到偏轉(zhuǎn)，導(dǎo)致刻蝕方向發(fā)生局部變化，從而引發(fā)刻蝕不均勻、側(cè)壁傾斜甚至局部塌陷等問(wèn)題。這種現(xiàn)象在先進(jìn)絕緣介質(zhì)刻蝕以及高深寬比結(jié)構(gòu)加工中尤其明顯，因此近年來(lái)低能離子刻蝕、脈沖等離子體以及中性束刻蝕等低損傷技術(shù)逐漸成為研究熱點(diǎn)。

聚合物殘留

在實(shí)際工藝中，不需要的聚合物殘留也是影響刻蝕質(zhì)量的重要問(wèn)題之一。很多高各向異性刻蝕工藝本身就依賴聚合物側(cè)壁保護(hù)機(jī)制，例如Bosch DRIE工藝中的氟碳聚合層沉積。但如果聚合物沉積與去除之間失去平衡，殘余聚合物便可能附著于側(cè)壁、溝槽底部甚至金屬表面，形成所謂“Etch Residue”。

這些殘留聚合物不僅會(huì)影響后續(xù)薄膜沉積與金屬填充，還可能在高溫工藝中分解形成碳污染，進(jìn)一步降低界面可靠性。尤其在先進(jìn)銅互連與EUV工藝中，納米尺度殘留物都可能造成嚴(yán)重良率問(wèn)題。因此，在現(xiàn)代工藝流程中，干法刻蝕后通常需要增加專門(mén)的去殘留步驟，例如氧等離子體灰化、濕法化學(xué)清洗以及遠(yuǎn)程等離子體表面處理等，以實(shí)現(xiàn)對(duì)聚合物和副產(chǎn)物的徹底去除。

近年來(lái)，隨著器件結(jié)構(gòu)逐漸向三維化與原子尺度演進(jìn)，傳統(tǒng)刻蝕缺陷問(wèn)題也正在呈現(xiàn)新的特征。例如在GAAFET與3D NAND制造中，超高深寬比結(jié)構(gòu)會(huì)進(jìn)一步放大ARDE與離子散射效應(yīng);而在二維半導(dǎo)體與先進(jìn)存儲(chǔ)器中，等離子體損傷甚至可能直接改變材料電子結(jié)構(gòu)。因此，當(dāng)前先進(jìn)刻蝕技術(shù)的發(fā)展方向，已經(jīng)從單純追求“更快刻蝕速率”逐漸轉(zhuǎn)向“更精準(zhǔn)的界面與缺陷控制”。

總體來(lái)看，干法刻蝕中的各種工藝問(wèn)題，本質(zhì)上來(lái)源于等離子體、離子輸運(yùn)以及表面反應(yīng)之間的復(fù)雜耦合關(guān)系。隨著半導(dǎo)體制造進(jìn)入埃米級(jí)工藝時(shí)代，如何在保證高方向性與高選擇性的同時(shí)，實(shí)現(xiàn)低損傷、高均勻性以及低缺陷加工，已經(jīng)成為先進(jìn)刻蝕技術(shù)持續(xù)發(fā)展的核心挑戰(zhàn)。