電子發(fā)燒友網(wǎng)報(bào)道（文/黃山明）近期，三星宣布開始向全球主要客戶發(fā)送12層HBM4E樣品。此前三星便已經(jīng)率先實(shí)現(xiàn)了HBM4的量產(chǎn)交付，本次新品的交付，本質(zhì)上是為了給下一代超大模型AI GPU/加速器用的高速內(nèi)存擴(kuò)容。

而這也標(biāo)志著AI存儲(chǔ)技術(shù)進(jìn)入到了新的階段，畢竟HBM4E在帶寬、容量、能效三大核心指標(biāo)上較上一代HBM4實(shí)現(xiàn)20%以上的綜合提升，將直接影響大模型訓(xùn)練效率與數(shù)據(jù)中心成本。若量產(chǎn)順利，三星有望打破SK海力士在HBM市場(chǎng)的長期主導(dǎo)地位。

HBM4E樣品交付

從此次交付的HBM4E樣品規(guī)格來看，采用12層堆疊，單棧容量為48GB，比上一代HBM4提高30%以上。穩(wěn)定引腳速率14Gbps可擴(kuò)展到16Gbps，單棧帶寬最高3.6 TB/s，采用三星6代10nm級(jí)DRAM（1c）與4nm邏輯基底，能效相比上一代提升約16%，熱阻改善超過14%。

另外，三星在GTC 2026上展示的HBM4E規(guī)格是更激進(jìn)的版本，每引腳速度直接飆升至16Gbps、最高4TB/s帶寬、16層48GB棧，是為了英偉達(dá)Rubin Ultra平臺(tái)準(zhǔn)備的。

值得一提的是，在HBM3E及以前，底部的控制芯片采用的是標(biāo)準(zhǔn)內(nèi)存工藝。而從HBM4/HBM4E開始，底座改用了晶圓代工級(jí)別的先進(jìn)制程邏輯工藝，也就是三星4nm FinFET，直接將高功率的控制、尋址邏輯移到最底層，大幅降低了傳輸延遲和發(fā)熱。

目前三星已經(jīng)向英偉達(dá)、AMD、谷歌等頭部企業(yè)送樣，旨在爭取下一代AI芯片平臺(tái)的核心供應(yīng)商資格。例如英偉達(dá)為了降低供應(yīng)鏈風(fēng)險(xiǎn)，已經(jīng)將三星列為HBM4的第二供應(yīng)商，分得30%的訂單，如果HBM4E通過驗(yàn)證，將進(jìn)一步鞏固與其合作。

SK海力士此前就憑借HBM3/HBM3E階段的90%以上良率優(yōu)勢(shì)占據(jù)約57%市場(chǎng)份額，長期主導(dǎo)英偉達(dá)等頭部客戶供應(yīng)鏈。這次AMD計(jì)劃在2027年發(fā)布的MI500系列加速器中采用HBM4E，以匹配其CDNA6架構(gòu)的算力需求。

更何況從AI GPU/加速器來看，下一代的標(biāo)配就是HBM4E，不僅是因?yàn)閱慰梢灾С指蟮哪Ｐ?，支持更長的上下文，減少多卡通信。還因?yàn)橥评硗掏赂摺⒀舆t更低，對(duì)長鏈推理、RAG 類工作負(fù)載尤其明顯。

邁入2026年，云端巨頭和企業(yè)級(jí)用戶不再一味追求盲目訓(xùn)練超級(jí)大模型，而是極度看重模型跑起來之后的投產(chǎn)比（ROI）與總擁有成本（TCO）。在推理階段，大模型的速度完全受限于“內(nèi)存帶寬瓶頸”，即算力很強(qiáng)，但內(nèi)存喂數(shù)據(jù)的速度跟不上。

目前主流的多模態(tài)長文本模型在運(yùn)行時(shí)，需要吃掉極其恐怖的顯存帶寬和容量。單顆48GB、4.0 TB/s的HBM4E，能讓單張AI加速卡在不增加物理體積的情況下，輕松塞下數(shù)百GB的超快顯存。這對(duì)于AI大模型而言，將是質(zhì)變，也就是說誰的HBM4E樣品先通過驗(yàn)證并穩(wěn)定量產(chǎn)，誰就能吃下未來2-3年最大的AI利潤。

這就促使三星進(jìn)一步加快研發(fā)速度，期望能夠搶在SK海力士之前先一步達(dá)成合作。從HBM4的發(fā)布就可以看出，三星通過將研發(fā)周期從2年壓縮至1年，2026年2月率先量產(chǎn)了HBM4，5月份又搶先交付了HBM4E。

若HBM4E量產(chǎn)順利，瑞銀預(yù)測(cè)到2027年，三星與SK海力士的HBM出貨份額將各占約40%，形成雙寡頭格局。

算力與帶寬增長的嚴(yán)重失配

相關(guān)數(shù)據(jù)顯示，2012-2022年，NVIDIA GPU的浮點(diǎn)運(yùn)算能力增長80倍，但HBM內(nèi)存帶寬僅提升17倍。當(dāng)前AI芯片的算力增長速度是顯存帶寬增速的10倍以上，導(dǎo)致計(jì)算單元90%以上的時(shí)間在等待數(shù)據(jù)搬運(yùn)，而非執(zhí)行計(jì)算任務(wù)。

與此同時(shí)，萬億參數(shù)模型疊加128K/256K上下文時(shí)，KV Cache（鍵值緩存）容量需求可達(dá)數(shù)十GB至上百GB，遠(yuǎn)超單卡HBM容量上限（如H100的80GB）。若帶寬不足，GPU需頻繁從遠(yuǎn)端存儲(chǔ)讀取數(shù)據(jù)，推理延遲直接翻倍。

為了解決這個(gè)問題，HBM誕生了，但即便到了第六代HBM4，失配壓力仍然懸在頭頂。從第一代到HBM3E，HBM的接口位寬一直死死卡在1024位，想要提升帶寬，唯一的辦法就是提高引腳速率。但HBM3E做到9.6Gbps左右時(shí)，由于信號(hào)干擾、功耗飆升和發(fā)熱，單靠拔高頻率這條路幾乎走到了物理極限。

因此JEDEC組織和各大廠商一狠心，在HBM4架構(gòu)上做出了歷史上最大的改變，直接將位寬翻倍到了2048位。位寬翻倍意味著即使把頻率降下來，總帶寬也能輕松翻倍。但問題在于，AI大模型的參數(shù)量和多模態(tài)上下文的增長速度太瘋狂了，剛剛被拓寬到2048位的HBM4，一落地就面臨著帶寬被吞噬殆盡的危險(xiǎn)。

當(dāng)然，如果只跑7B-13B小模型，HBM3E/HBM4就夠了，HBM4E的優(yōu)勢(shì)未必能體會(huì)得到，但對(duì)70B–175B+、長上下文、高并發(fā)推理的大模型來說，HBM4E的作用至關(guān)重要。據(jù)計(jì)算，在128K上下文場(chǎng)景中，HBM4E可將單Token生成延遲降低30%-40%，推理吞吐量提升2倍以上。

能效比也是一個(gè)關(guān)鍵的指標(biāo)，目前AI數(shù)據(jù)中心的電力成本占總運(yùn)營成本40%以上，單純提升帶寬但功耗激增的方案不可持續(xù)。例如，HBM4到HBM5的功耗預(yù)計(jì)增長兩倍以上，若能效未同步優(yōu)化，系統(tǒng)將因供電/散熱限制無法擴(kuò)容。

要知道帶寬增長的一大障礙就是發(fā)熱，從HBM4/4E開始，底部的控制邏輯芯片不再使用普通的內(nèi)存工藝，而是交由晶圓代工的先進(jìn)制程來做，利用先進(jìn)制程強(qiáng)大的邏輯開關(guān)能力，數(shù)據(jù)從頂層內(nèi)存顆粒下落到GPU的延遲被大幅降低。延遲的降低，本質(zhì)上也是在變相提升“有效帶寬”，從而緩解算力等待的時(shí)間

而HBM4E的能效提升了16%，在帶寬提升20%的同時(shí)，單位帶寬的能耗顯著降低，直接減少數(shù)據(jù)中心每瓦特算力的運(yùn)營成本，使大規(guī)模部署在經(jīng)濟(jì)層面可行。

當(dāng)然，這里就不得不提到SK海力士發(fā)布的iHBM技術(shù)了，這是該公司專門為下一代HBM5以及高階AI加速器量身定制的架構(gòu)級(jí)散熱解決方案。直接將ICE（Integrated Cooling Elements，一體化冷卻元件）嵌入到芯片內(nèi)部發(fā)熱最高的區(qū)域，也就是D2D PHY（Die-to-Die物理層，即內(nèi)存底座與AI處理器高頻握手的核心接口區(qū)）。

HBM4E為了解決算力失配，把接口拓寬到2048位，同時(shí)把引腳速率轟到了16 Gbps。這種提升帶來了兩大無法回避的副作用，一個(gè)是隨著傳輸速率來到16Gbps，意味著底層D2D PHY接口上的晶體管在以極其恐怖的高頻進(jìn)行開關(guān)，這里變得非常熱。

另一個(gè)則是多層堆疊，目前HBM4E是12層，未來HBM5有可能全面采用16層甚至更高。但層數(shù)變高，會(huì)導(dǎo)致里面的熱量排不出去，一旦溫度超過臨界值，芯片就會(huì)觸發(fā)熱降頻。SK海力士的iHBM正是為了解決這一問題而推出的方案，相比三星采用的4nm邏輯底座，孰優(yōu)孰劣還需要市場(chǎng)來檢驗(yàn)。

寫在最后

不久前，SpaceX的IPO招股書才爆出因?yàn)橐恪败壍繟I算力”而遭遇嚴(yán)重的AI芯片短缺。高帶寬、大容量的HBM4E一旦通過驗(yàn)證并轉(zhuǎn)入量產(chǎn)，能顯著提升單顆AI芯片的執(zhí)行效率，相當(dāng)于變相通過提高單卡性能來緩解全球GPU供應(yīng)鏈晶圓產(chǎn)能不足的燃眉之急。

同時(shí)2048位的HBM4E意味著底部的互連密度呈幾何級(jí)數(shù)增加，這不僅對(duì)臺(tái)積電的CoWoS封裝、三星自己的先進(jìn)封裝提出了極高要求，還會(huì)直接倒逼PLP和CPO等網(wǎng)通技術(shù)的商業(yè)化落地。

有趣的是ASIC廠商比GPU廠商更加依賴于定制的HBM4E，GPU廠商走的是標(biāo)準(zhǔn)的HBM4E加上自家封裝。而ASIC廠商，例如博通、Marvell等，要給不同的云廠商定制不同HBM4E配置，對(duì)HBM4E的定制能力和供應(yīng)穩(wěn)定性更加敏感。

尤其是當(dāng)算力堆到一定水平后，誰更會(huì)用HBM4E，例如棧數(shù)分配、帶寬分區(qū)、與光互連配合等，就成了新的差異化點(diǎn)。Marvell的Custom HBM Compute架構(gòu)就是典型，用HBM4E的布局來換更多計(jì)算面積和容量。

對(duì)于IP及生態(tài)廠商而言，HBM4E更是一場(chǎng)新的接口標(biāo)準(zhǔn)競爭的到來。如Rambus就發(fā)布了HBM4E控制器IP，可以支持16 Gbps/pin，單控制器吞吐可達(dá)4.1 TB/s，主要面向下一代AI訓(xùn)練和HPC系統(tǒng)。

對(duì)這類廠商而言，誰的HBM4E控制器IP更成熟，誰就更容易被ASIC/SoC廠商采納。而對(duì)國產(chǎn)IP廠商也是同樣機(jī)會(huì)，能不能在HBM4E時(shí)代做出自己的控制器IP，是未來幾年關(guān)鍵。