深入剖析 MAX9235 評(píng)估套件：開(kāi)啟高速數(shù)據(jù)傳輸評(píng)估新體驗(yàn)

在高速數(shù)據(jù)傳輸?shù)?a target="_blank">電路設(shè)計(jì)中，評(píng)估一款合適的串行化器和反串行化器至關(guān)重要。MAX9235 評(píng)估套件（EV kit）為我們提供了一個(gè)便捷且高效的評(píng)估平臺(tái)，下面就讓我們一起深入了解這個(gè)套件。

文件下載：MAX9235EVKIT+.pdf

一、套件概述

MAX9235 評(píng)估套件是一塊經(jīng)過(guò)全面組裝和測(cè)試的印刷電路板（PCB），其主要功能是簡(jiǎn)化對(duì) MAX9235 400Mbps、10 位 LVDS 串行化器以及 MAX9206 400Mbps、10 位 LVDS 反串行化器的評(píng)估。

工作原理

串行化器 MAX9235 能夠?qū)?10 位寬的并行 LVCMOS/LVTTL 數(shù)據(jù)轉(zhuǎn)換為串行的高速、低電壓差分信號(hào)（LVDS）數(shù)據(jù)流。而反串行化器 MAX9206 則接收串行輸出，并將其轉(zhuǎn)換回 10 位寬的并行 LVCMOS/LVTTL 數(shù)據(jù)。

供電與時(shí)鐘要求

該套件只需一個(gè) 3.3V 電源和兩個(gè)頻率范圍在 16MHz 至 40MHz 的參考時(shí)鐘輸入即可運(yùn)行。10 位并行輸入數(shù)據(jù)通過(guò) 24 針接頭連接，輸出數(shù)據(jù)則在另一個(gè) 24 針接頭處進(jìn)行采樣。而且，套件電路可以進(jìn)行修改，以便獨(dú)立評(píng)估 MAX9235 和 MAX9206。

二、套件特性

1. 單電源供電：僅需 3.3V 單電源，簡(jiǎn)化了供電設(shè)計(jì)。
2. 10 位并行接口：支持 10 位并行 LVCMOS/LVTTL 接口，方便與其他設(shè)備進(jìn)行數(shù)據(jù)交互。
3. 共模測(cè)試功能：允許進(jìn)行共模測(cè)試，有助于評(píng)估電路在不同共模條件下的性能。
4. 獨(dú)立評(píng)估能力：可以獨(dú)立評(píng)估串行化器（MAX9235）和反串行化器（MAX9206），方便工程師對(duì)各個(gè)模塊進(jìn)行深入測(cè)試。
5. 低電壓、低功耗運(yùn)行：體現(xiàn)了其在節(jié)能方面的優(yōu)勢(shì)，適合對(duì)功耗有要求的應(yīng)用場(chǎng)景。
6. 全組裝與測(cè)試：套件已完成全面組裝和測(cè)試，到手即可使用，節(jié)省了工程師的時(shí)間和精力。

三、元件清單與供應(yīng)商

元件清單

元件供應(yīng)商

需要注意的是，在聯(lián)系這些元件供應(yīng)商時(shí)，要表明使用的是 MAX9235 或 MAX9206。

四、快速啟動(dòng)指南

推薦設(shè)備

在開(kāi)始評(píng)估之前，需要準(zhǔn)備以下設(shè)備：

1. 3.3V 直流電源
2. 兩個(gè)時(shí)鐘發(fā)生器
3. 用于 LVCMOS/LVTTL 10 位并行信號(hào)輸入的數(shù)據(jù)發(fā)生器
4. 邏輯分析儀、數(shù)據(jù)采集系統(tǒng)或示波器

操作步驟

1. 檢查跳線(xiàn)位置：確保所有跳線(xiàn)處于默認(rèn)位置，具體默認(rèn)跳線(xiàn)位置可參考相關(guān)表格。
2. 連接電源：將 3.3V 電源連接到 +3.3V 焊盤(pán)，同時(shí)將電源的接地端連接到 GND 焊盤(pán)。
3. 連接數(shù)據(jù)發(fā)生器：將數(shù)據(jù)發(fā)生器連接到 24 針連接器 J1，并設(shè)置其生成 LVCMOS/LVTTL 電平的 10 位并行數(shù)據(jù)（高電平輸入范圍為 2V 至 VCC，低電平輸入范圍為 0.8V 至 GND）。
4. 連接第一個(gè)時(shí)鐘發(fā)生器：將第一個(gè)時(shí)鐘發(fā)生器連接到 SMA 連接器 J2，并設(shè)置其輸出頻率在 16MHz 至 40MHz 之間，使用 LVCMOS/LVTTL 電平。注意，TCLK SMA 連接器通過(guò)兩個(gè)并聯(lián)的 100Ω 電阻進(jìn)行端接。
5. 連接第二個(gè)時(shí)鐘發(fā)生器：將第二個(gè)時(shí)鐘發(fā)生器連接到 SMA 連接器 J3，并設(shè)置其頻率與第一個(gè)時(shí)鐘發(fā)生器相同，兩個(gè)時(shí)鐘之間的頻率公差不應(yīng)大于 1%。同樣，REFCLK SMA 連接器也通過(guò)兩個(gè)并聯(lián)的 100Ω 電阻進(jìn)行端接。
6. 設(shè)置信號(hào)輸入：將邏輯分析儀或數(shù)據(jù)采集系統(tǒng)設(shè)置為 LVCMOS/LVTTL 電平信號(hào)輸入。
7. 連接輸出設(shè)備：將邏輯分析儀、數(shù)據(jù)采集系統(tǒng)或示波器連接到信號(hào)輸出 24 針連接器 J4。
8. 開(kāi)啟電源：打開(kāi)電源供應(yīng)。
9. 啟用時(shí)鐘發(fā)生器：依次啟用第一個(gè)和第二個(gè)時(shí)鐘發(fā)生器。
10. 啟用數(shù)據(jù)發(fā)生器：開(kāi)啟數(shù)據(jù)發(fā)生器。
11. 開(kāi)始采樣：?jiǎn)⒂眠壿嫹治鰞x或數(shù)據(jù)采集系統(tǒng)并開(kāi)始采樣數(shù)據(jù)。

五、詳細(xì)工作原理

數(shù)據(jù)傳輸過(guò)程

串行化器/反串行化器的數(shù)據(jù)傳輸始于串行化器鎖定參考時(shí)鐘，然后將序列化數(shù)據(jù)發(fā)送到反串行化器。10 位數(shù)據(jù)由起始位高和停止位低進(jìn)行幀定，并作為串行數(shù)據(jù)流中的嵌入式時(shí)鐘邊沿。串行速率是 TCLK 頻率乘以數(shù)據(jù)位和附加位的數(shù)量。例如，如果 TCLK 為 40MHz，則串行速率為 40 x 12（10 + 2 位） = 480Mbps，而有效負(fù)載速率為 (40 ×10 = 400 Mbps)。

高阻抗?fàn)顟B(tài)

當(dāng)首次施加 (VCC) 且 PLL 鎖定本地參考時(shí)鐘時(shí)，串行化器的輸出引腳（OUT+ 和 OUT-）處于高阻抗?fàn)顟B(tài)。如果串行化器進(jìn)入高阻抗?fàn)顟B(tài)，反串行化器會(huì)失去 PLL 鎖定，需要重新建立相位鎖定才能恢復(fù)數(shù)據(jù)傳輸，這可以通過(guò)至少發(fā)送一幀全零數(shù)據(jù)來(lái)實(shí)現(xiàn)。

時(shí)鐘要求

套件需要兩個(gè)參考時(shí)鐘輸入，第一個(gè)用于串行化器的 PLL 參考，第二個(gè)用于反串行化器的 PLL 參考，兩個(gè)參考之間的公差不應(yīng)大于 1%。在實(shí)際應(yīng)用中，串行化器和反串行化器的參考可以連接到單個(gè)系統(tǒng)時(shí)鐘，也可以通過(guò)分頻器共享一個(gè)時(shí)鐘信號(hào)。

輸入輸出信號(hào)

輸入信號(hào)為 LVCMOS/LVTTL 電平的 10 位并行數(shù)據(jù)，可通過(guò)數(shù)據(jù)發(fā)生器連接到 24 針接頭 J1 提供，也可以通過(guò)手動(dòng)安裝跳線(xiàn)來(lái)配置 J1 引腳。輸出信號(hào)同樣為 LVCMOS/LVTTL 電平的 10 位并行數(shù)據(jù)，可在 24 針接頭 J4 處進(jìn)行采樣或單獨(dú)測(cè)試。

六、跳線(xiàn)設(shè)置

MAX9235 評(píng)估套件電路包含四個(gè)跳線(xiàn)，允許用戶(hù)將串行化器和反串行化器設(shè)置為多種操作模式。具體的跳線(xiàn)設(shè)置和操作說(shuō)明可參考相關(guān)表格。

通過(guò)以上對(duì) MAX9235 評(píng)估套件的詳細(xì)介紹，相信工程師們對(duì)該套件有了更深入的了解。在實(shí)際的電路設(shè)計(jì)和評(píng)估中，合理利用這個(gè)套件可以幫助我們更高效地完成對(duì) MAX9235 和 MAX9206 的性能評(píng)估，為高速數(shù)據(jù)傳輸電路的設(shè)計(jì)提供有力支持。大家在使用過(guò)程中遇到過(guò)哪些問(wèn)題呢？歡迎在評(píng)論區(qū)分享交流。