MAX9235 10位LVDS串行器：設(shè)計與應(yīng)用解析

在現(xiàn)代電子系統(tǒng)中，數(shù)據(jù)傳輸?shù)母咝院头€(wěn)定性至關(guān)重要。MAX9235 10位LVDS串行器作為一款關(guān)鍵的硬件設(shè)備，在眾多領(lǐng)域發(fā)揮著重要作用。本文將深入探討MAX9235的特性、應(yīng)用及設(shè)計要點。

文件下載：MAX9235.pdf

一、概述

MAX9235串行器能夠?qū)?0位寬的并行LVCMOS/LVTTL數(shù)據(jù)轉(zhuǎn)換為串行的高速、低壓差分信號（LVDS）數(shù)據(jù)流。它通常與如MAX9206等解串器配對使用，解串器接收串行輸出并將其轉(zhuǎn)換回10位寬的并行數(shù)據(jù)。該串行器可通過PCB走線或雙絞線電纜以高達450Mbps的速度傳輸串行數(shù)據(jù)，并且由于時鐘是從串行數(shù)據(jù)流中恢復的，因此消除了并行總線中可能出現(xiàn)的時鐘到數(shù)據(jù)以及數(shù)據(jù)到數(shù)據(jù)的偏斜問題。

二、產(chǎn)品特性

2.1 獨立串行器

與SERDES不同，它是單向鏈路的理想選擇，具有獨立工作的能力，無需額外的復雜配置。

2.2 幀位同步

幀位用于解串器重新同步，允許熱插拔而不中斷系統(tǒng)，這在實際應(yīng)用中大大提高了系統(tǒng)的靈活性和可靠性。

2.3 寬參考時鐘輸入范圍

參考時鐘輸入范圍為16MHz至45MHz，能夠適應(yīng)不同的系統(tǒng)時鐘要求，為設(shè)計提供了更多的選擇。

2.4 低功耗

僅需31mA的低電源電流，有助于降低系統(tǒng)功耗，延長設(shè)備的續(xù)航時間。

2.5 接口兼容性

采用10位并行LVCMOS/LVTTL接口，方便與其他設(shè)備進行連接和數(shù)據(jù)傳輸。

2.6 高數(shù)據(jù)速率

高達450Mbps的有效負載數(shù)據(jù)速率，能夠滿足高速數(shù)據(jù)傳輸?shù)男枨蟆?/p>

2.7 小型封裝

采用16引腳TQFN（3mm x 3mm）封裝，節(jié)省了電路板空間，適合小型化設(shè)計。

三、應(yīng)用領(lǐng)域

3.1 車道偏離安全攝像頭

在汽車安全系統(tǒng)中，用于傳輸攝像頭采集的圖像數(shù)據(jù)，確保實時、準確的信息傳遞。

3.2 后視攝像頭

為駕駛員提供后方視野，通過高效的數(shù)據(jù)傳輸保證圖像的清晰和流暢。

3.3 生產(chǎn)線監(jiān)控

在工業(yè)生產(chǎn)中，用于監(jiān)控生產(chǎn)線的運行狀態(tài)，及時反饋生產(chǎn)數(shù)據(jù)。

四、電氣特性

4.1 絕對最大額定值

包括電源電壓、輸入輸出電壓、輸出短路持續(xù)時間、連續(xù)功耗、存儲溫度范圍、結(jié)溫、工作溫度范圍、引腳焊接溫度以及ESD保護等方面的限制。在設(shè)計過程中，必須嚴格遵守這些額定值，以避免設(shè)備損壞。

4.2 直流電氣特性

涵蓋LVCMOS/LVTLL邏輯輸入、LVDS輸出以及電源供應(yīng)等參數(shù)，如高電平輸入電壓、低電平輸入電壓、輸入電流、差分輸出電壓、輸出偏移電壓等。這些參數(shù)為電路設(shè)計提供了精確的電氣性能參考。

4.3 交流電氣特性

涉及傳輸時鐘的定時要求和開關(guān)特性，如時鐘中心頻率、頻率變化、周期、占空比、輸入轉(zhuǎn)換時間、輸入抖動、低到高和高到低的轉(zhuǎn)換時間、數(shù)據(jù)輸入建立和保持時間、PLL鎖定時間、總線LVDS位寬以及串行器延遲等。這些特性對于保證數(shù)據(jù)傳輸?shù)臏蚀_性和穩(wěn)定性至關(guān)重要。

五、工作模式

5.1 初始化模式

當施加電源VCC時，輸出處于高阻抗狀態(tài)，內(nèi)部電路由片上上電復位電路禁用。當VCC達到2.35V時，PLL開始鎖定本地參考時鐘TCLK，串行器在TCLK的2049個周期內(nèi)完成鎖定，之后即可準備發(fā)送數(shù)據(jù)。

5.2 數(shù)據(jù)傳輸模式

初始化完成后，IN0 - IN9的輸入數(shù)據(jù)通過TCLK輸入時鐘進入串行器，數(shù)據(jù)在TCLK的上升沿觸發(fā)。10位數(shù)據(jù)由高電平起始位和低電平停止位進行幀化，作為串行數(shù)據(jù)流中的嵌入式時鐘邊緣。串行速率為TCLK頻率乘以數(shù)據(jù)和附加位的數(shù)量，實際有效負載速率為TCLK頻率的10倍。

5.3 高阻抗狀態(tài)

當首次施加VCC且PLL鎖定本地參考時鐘時，串行器輸出引腳（OUT+和OUT-）處于高阻抗狀態(tài)。如果串行器進入高阻抗狀態(tài)，解串器會失去PLL鎖定，需要重新建立相位鎖定才能恢復數(shù)據(jù)傳輸，可通過至少發(fā)送一幀全零數(shù)據(jù)來實現(xiàn)。

六、設(shè)計要點

6.1 電源旁路

使用高頻表面貼裝陶瓷0.1μF和0.001μF電容器并聯(lián)，盡可能靠近設(shè)備對VCC進行旁路，較小值的電容器應(yīng)最靠近VCC，以減少電源噪聲對設(shè)備的影響。

6.2 差分走線和終端匹配

使用可控阻抗介質(zhì)，并在傳輸線的兩端按照介質(zhì)的特性阻抗進行終端匹配。單點到點鏈路末端使用單個電阻進行終端匹配通?？商峁┛山邮艿男阅?。避免使用不平衡電纜，如帶狀電纜或簡單同軸電纜，建議使用雙絞線等平衡電纜，以提高信號質(zhì)量并減少EMI。同時，將差分走線靠近布置以消除外部磁場，保持差分走線之間的恒定距離，避免90°轉(zhuǎn)彎并減少過孔數(shù)量，以防止阻抗不連續(xù)。

6.3 拓撲結(jié)構(gòu)

MAX9235可在點對點或廣播拓撲結(jié)構(gòu)中工作。點對點連接在電纜或PCB走線的兩端進行特征阻抗終端匹配，可減少反射；點對點廣播配置可使用低抖動的MAX9150 10端口中繼器來復制和傳輸串行器輸出，減少了多個串行器的使用，但需要注意中繼器抖動對時序裕量的影響。

6.4 電路板布局

對于LVDS應(yīng)用，建議使用四層PCB，分別提供獨立的電源、接地和輸入輸出信號層。將LVTTL/LVCMOS和LVDS信號分開，以防止耦合到LVDS線路。

七、總結(jié)

MAX9235 10位LVDS串行器以其高性能、低功耗和小型化的特點，在多個領(lǐng)域具有廣泛的應(yīng)用前景。在設(shè)計過程中，需要充分考慮其電氣特性、工作模式和設(shè)計要點，以確保系統(tǒng)的穩(wěn)定性和可靠性。同時，不斷關(guān)注產(chǎn)品的最新信息和技術(shù)發(fā)展，以優(yōu)化設(shè)計方案，滿足不斷變化的應(yīng)用需求。各位電子工程師在實際應(yīng)用中，是否遇到過類似串行器的設(shè)計挑戰(zhàn)呢？又是如何解決的呢？歡迎在評論區(qū)分享您的經(jīng)驗。