時鐘門控在RTL設(shè)計的功耗管理中起著關(guān)鍵作用。然而，門控效率通常取決于設(shè)計人員實現(xiàn)的布爾邏輯，因此高度依賴于個人經(jīng)驗。而且使能邏輯往往無法覆蓋所有可能的門控機會。在剛剛結(jié)束的DVCon China上被收錄的論文——《基于門控條件檢測的功耗優(yōu)化流程》給出了答案，這篇文章介紹了一種基于自動化門控條件檢測的功耗優(yōu)化流程。該流程在寄存器數(shù)據(jù)路徑中識別潛在的門控條件，并在保持功能完整性的前提下，為寄存器提供新的使能邏輯。通過優(yōu)化寄存器使能信號，更多的空閑時鐘周期被門控，從而顯著降低功耗。

注：本文核心技術(shù)點來自DVCon收錄論文《Power Optimization Flow Based on Gating Condition Detection》

關(guān)鍵詞：功耗管理，時鐘門控，門控條件檢測

作者：Sheng Hu , 英諾達(成都)電子科技有限公司

在低功耗設(shè)計中，我們追求的目標是：只有當寄存器真正需要更新有效數(shù)據(jù)時，時鐘才翻轉(zhuǎn)。 為了實現(xiàn)這一目標，業(yè)界目前主要依賴兩種手段：一是設(shè)計人員根據(jù)功能語義手動編寫enable邏輯;二是利用主流EDA工具根據(jù)代碼功能語義自動插入時鐘門控單元。

1. 手工設(shè)計的經(jīng)驗盲區(qū)

依賴設(shè)計人員經(jīng)驗：不同模塊、不同工程師的代碼編寫風格不一致，導(dǎo)致門控覆蓋率不穩(wěn)定。

驗證成本較高：修寄存器的使能條件可能改變寄存器局部波形，需要確保系統(tǒng)級功能等價。

2. 主流EDA工具的局限

雖然主流EDA工具支持針對寄存器的ODC(Observability Don't Care)可觀測性無關(guān)項和SDC(Stability Don’t Care)穩(wěn)定性無關(guān)項來進行時鐘門控條件的優(yōu)化，但在實際應(yīng)用中，它們往往為了編譯速度和時序安全做出妥協(xié)：

跨模塊分析弱：工具往往在局部層級結(jié)構(gòu)內(nèi)搜索，難以捕獲跨越多個模塊的長路徑門控機會。

時序?qū)R難：ODC條件通常產(chǎn)生于數(shù)據(jù)路徑下游，其控制信號往往比目標寄存器晚一個周期。主流工具在處理這種時序滯后時，容易導(dǎo)致時序違例，從而被迫放棄優(yōu)化。

邏輯開銷失控：工具插入的寄存器使能有時過于復(fù)雜，新增的組合邏輯功耗甚至抵消了節(jié)省的功耗，形成“負優(yōu)化”。

針對這些痛點，本文介紹的新方法提供了一套更精細、更智能的解決方案。

ODCG與SDCG的深度挖掘

剛才也提到了ODC和SDC，在英諾達的低功耗優(yōu)化體系中，這些技術(shù)被進一步演進為ODCG(Observability Driven Clock Gating)與SDCG(Stability Driven Clock Gating)流程。這兩類門控機會有哪些特點：

1. ODCG：向后看，輸出是否被“看見”?

ODCG關(guān)注的是寄存器輸出的可觀測性。論文指出：

“當寄存器輸出端的信號跳變無法影響主輸出時，這種狀態(tài)被稱為ODC條件。通常，控制型模塊(如多路選擇器、三態(tài)緩沖器)是ODC條件的生成點?！?/p>

新流程通過系統(tǒng)性的遍歷算法，從寄存器出發(fā)向后搜索，識別所有導(dǎo)致輸出被屏蔽的邏輯組合。

2. SDCG：向前看，輸入是否在“重復(fù)”?

SDCG關(guān)注的是寄存器輸入的穩(wěn)定性。

“該方法識別出寄存器所保持的數(shù)據(jù)值保持不變的時鐘周期……針對寄存器輸入在多個時鐘周期內(nèi)保持恒定值的間隔?！?/p>

如果當前寫入的值和寄存器里原有的值一模一樣，這次寫入就是冗余的。SDCG通過檢測輸入路徑上的恒定值傳播，為寄存器提供額外的門控機會。

技術(shù)突破：如何解決復(fù)雜的工程難題?

識別出ODCG/SDCG條件只是第一步，真正的挑戰(zhàn)在于如何將其安全、高效地實現(xiàn)在電路中。這篇文章提出了三項關(guān)鍵技術(shù)突破：

1. 信號加速：解決時序?qū)R的殺手锏

這是本流程相較于傳統(tǒng)EDA工具最顯著的優(yōu)勢。

在ODCG流程中，下游Mux的選擇信號(支持信號)通常比上游寄存器晚一個周期。如果直接拿來做門控，會導(dǎo)致時序錯誤。

傳統(tǒng)做法：依賴工具進行復(fù)雜的重定時(Retiming)，往往導(dǎo)致時序收斂困難。 新方法：論文提出了一種“信號加速”技術(shù)：

“為確保時序?qū)R，最終的門控信號是從支持寄存器的輸入端(D端)而非其輸出端(Q端)獲取的。由于該信號比寄存器的輸出提前一個時鐘周期可用，因此這一技術(shù)被稱為信號加速?！?/p>

這種方法直接從源頭上補償了一個周期的時延，使得門控信號能夠精準地與目標寄存器對齊，極大地降低了時序壓力。

2. 邏輯驗證：內(nèi)置的形式化安全網(wǎng)

自動化修改RTL最怕的就是引入功能Bug。新流程在綜合前引入了嚴格的形式化驗證：

“驗證支持寄存器與生產(chǎn)者寄存器的使能邏輯是否滿足要求……該關(guān)系被形式化為“Fs ? Fp”?！?/p>

只有當數(shù)學證明該門控條件在任何情況下都不會錯誤地屏蔽有效數(shù)據(jù)更新時，該條件才會被采納。這種內(nèi)置的驗證機制比主流工具的事后LEC(邏輯等價檢查)更具前瞻性，減少了迭代成本。

3. 邏輯修剪：極致的開銷控制

為了防止寄存器使能過大導(dǎo)致“負優(yōu)化”，流程引入了全稱量化(Universal Quantification)和香農(nóng)展開(Shannon Expansion)

全稱量化：通過數(shù)學手段剔除那些“貢獻小、信號多”的次要條件，只保留最核心的門控邏輯。

香農(nóng)展開：將復(fù)雜邏輯拆解，評估不同分支的收益，舍棄低性價比的分支。

這種精細化的操作確保了最終生成的門控邏輯是經(jīng)過收益/開銷評估后的最優(yōu)解，避免了其他工具常見的“邏輯膨脹”問題。

為什么寬寄存器是首要目標?

新流程不僅提供了工具，還總結(jié)出了一套極具指導(dǎo)意義的工程準則。論文通過對不同位寬寄存器的實驗分析發(fā)現(xiàn)：

“使能效率(功耗節(jié)省與功耗開銷之比)與寄存器寬度之間存在線性相關(guān)性……功耗節(jié)省與位寬成比例增加，而功耗開銷保持不變?！?/p>

這意味著，寄存器位寬越大，自動化門控的性價比越高。

這一結(jié)論告訴我們，在資源有限的情況下，我們應(yīng)該優(yōu)先將自動化檢測流程應(yīng)用于數(shù)據(jù)總線、Buffer等寬路徑寄存器，以獲得最大的凈功耗收益。

實驗結(jié)果：8.45%的功耗降幅

在實際設(shè)計中應(yīng)用該流程后，實驗數(shù)據(jù)顯示：

ODCG優(yōu)化：實現(xiàn)了平均8.45%的總功耗降低。

SDCG優(yōu)化：雖然需要額外插入延遲觸發(fā)器，但在寬寄存器場景下依然表現(xiàn)出顯著的凈收益。

這證明該流程是切實有效的，有助于在集成電路設(shè)計中實現(xiàn)顯著的功耗降低。

“除了寄存器之外，其他存儲模塊(如存儲器)也可以通過適配檢測算法，采用此流程進行優(yōu)化。同時，結(jié)合功耗域和時鐘域管理可以發(fā)現(xiàn)更多的優(yōu)化機會，尤其是在跨越不同域的模塊中。此外，通過合理的算法設(shè)計，還可以對不同寄存器中的門控邏輯進行組合，以最小化開銷。”

對于追求極致功耗比的芯片設(shè)計團隊而言，引入這類更智能的自動化流程，不僅是壓低動態(tài)功耗的有效手段，更是提升設(shè)計質(zhì)量、縮短交付周期的必然選擇。

英諾達EnFortius凝鋒RPE助力低功耗設(shè)計自動化

算法驗證有效只是第一步。如何將論文中的信號加速、形式化驗證與邏輯修剪封裝為可嵌入現(xiàn)有RTL Flow的標準化流程?英諾達研發(fā)團隊已經(jīng)將這一流程集成在英諾達自主研發(fā)的RTL功耗分析與優(yōu)化工具ERPE中。

ERPE不僅能夠提供高精度的RTL功耗分析，更通過內(nèi)置的ODCG/SDCG自動化檢測引擎，幫助設(shè)計團隊在RTL階段就挖掘出那些隱藏在復(fù)雜數(shù)據(jù)路徑深處的功耗節(jié)省機會。目前，ERPE已在多家頭部芯片設(shè)計公司得到應(yīng)用驗證。歡迎廣大設(shè)計團隊申請試用，親自體驗自動化功耗優(yōu)化帶來的效率提升。

英諾達 EDA 巡回研討會即將開啟!

為了與廣大設(shè)計工程師深度探討低功耗設(shè)計、驗證自動化及先進EDA技術(shù)，英諾達2026 EDA巡回研討會即將拉開帷幕!

屆時，我們的技術(shù)專家將親臨現(xiàn)場，不僅會深度拆解EDA工具的核心功能與應(yīng)用案例，還將分享更多關(guān)于SoC級功耗管理、靜態(tài)驗證及EDA工具實戰(zhàn)經(jīng)驗。

關(guān)于英諾達

英諾達(成都)電子科技有限公司是一家由行業(yè)資深人士創(chuàng)立的本土EDA企業(yè)，公司堅持以客戶需求為導(dǎo)向，幫助客戶實現(xiàn)價值躍升，為中國半導(dǎo)體產(chǎn)業(yè)提供卓越的EDA解決方案。公司的長期目標是通過EDA工具的研發(fā)和上云實踐，參與國產(chǎn)EDA完整工具鏈布局并探索適合中國國情的工業(yè)軟件上云的路徑與模式，賦能半導(dǎo)體產(chǎn)業(yè)高質(zhì)量發(fā)展。公司的主營業(yè)務(wù)包括：EDA軟件研發(fā)、IC設(shè)計云解決方案以及IC設(shè)計服務(wù)。