源漏柵自對準(zhǔn)結(jié)構(gòu)的MOS 晶體管形成工藝，是集成電路制造技術(shù)發(fā)展的重要里程碑之—。集成電路中最為基礎(chǔ)的器件一雙極型晶體管和場效應(yīng)晶體管，都是由3個不同區(qū)域形成的兩個 pn結(jié)構(gòu)成的。這些不同區(qū)域與 Pn結(jié)要通過不同光刻和摻雜工藝形成。通常制造雙極型晶體管時，它的集電區(qū)、基區(qū)和發(fā)射區(qū)需要通過3次互相對準(zhǔn)的光刻掩模工藝和摻雜不同元素分別形成。早期MOS晶體管制造也需要經(jīng)過兩次光刻掩模工藝，先后形成源漏區(qū)和柵區(qū)。這種非自對準(zhǔn)工藝形成的晶體管存在兩方面缺點：其一，占用面積大，難于縮微；其二，有害寄生效應(yīng)大，晶體管性能難于改進(jìn)。兩者都嚴(yán)重阻礙集成電路密度增加與功能提升。自對準(zhǔn)MOS 晶體管技術(shù)克服了這些缺點，與多晶硅柵工藝相結(jié)合，成為MOS集成電路持續(xù)迅速發(fā)展的關(guān)鍵技術(shù)。從原理上說，自對準(zhǔn)MOS 晶體管結(jié)構(gòu)形成工藝，似可應(yīng)用多種金屬或其他材料作柵，但由于多晶硅與SiO2柵介質(zhì)可形成特性優(yōu)異的界面，并具有極其良好的可加工性，多晶硅柵成為最佳選擇。自對準(zhǔn)多晶硅柵MOS 器件技術(shù)的廣泛成功應(yīng)用，促使在雙極型器件制造技術(shù)演進(jìn)過程中，也研究開發(fā)成功多晶硅自對準(zhǔn)雙極器件制造工藝。通過光刻與一些薄膜工藝密切結(jié)合，形成相互自行對準(zhǔn)定位的基區(qū)、發(fā)射區(qū)及它們的電極區(qū)域，對雙極型超大規(guī)模集成電路集成度和性能提高發(fā)揮了重要作用。

圖5.12 以 NMOS晶體管為例，顯示多晶硅柵自對準(zhǔn)晶體管的結(jié)構(gòu)及其形成基本原理。在完成阱區(qū)和場區(qū)等加工后，經(jīng)過熱氧化和CVD工藝，在硅片上先后生長柵氧化層和淀積多晶硅層，并用擴(kuò)散或離子注入高濃度磷摻雜，使多晶硅具有良好導(dǎo)電性。然后通過光刻及刻蝕，形成多晶硅柵電極圖形。接著通過磷（或砷）離子注入，完成高摻雜n+源漏區(qū)。此時，柵區(qū)上的多晶硅薄膜，可以阻擋雜質(zhì)離子進(jìn)入柵氧化層及其下面的溝道區(qū)，而且多晶硅能夠承受離子注入后的高溫退火工藝，得以消除離子碰撞損傷與激活載流子，形成優(yōu)良性能的源漏n+p結(jié)。因此，僅通過一次掩模光刻，與多晶硅、離子注入等工藝相結(jié)合，就界定和形成相互對準(zhǔn)的NMOS晶體管所有區(qū)域——柵電極和源漏區(qū)，即柵源漏自對準(zhǔn)結(jié)構(gòu)。這種 MOS 器件結(jié)構(gòu)，使源漏區(qū)與柵電壓感應(yīng)形成的溝道精確定位，可減小柵源、柵漏寄生電容，晶體管電學(xué)性能因而獲得顯著優(yōu)化。由于晶體管不同作用區(qū)域通過一次光刻形成，可以避免多次光刻形成不同器件區(qū)域時難免產(chǎn)生的邊界套準(zhǔn)偏差，減小晶體管占用面積，使集成電路中的器件密度提高。所以，自對準(zhǔn)多晶硅柵晶體管形成工藝，成為實現(xiàn)器件持續(xù)微小型化的極力有效的途徑。

自對準(zhǔn)多晶硅柵MOS 晶體管形成工藝，是一種既簡化又優(yōu)化的器件加工技術(shù)?！昂喕迸c“優(yōu)化”有機(jī)結(jié)合，可以說是許多自對準(zhǔn)結(jié)構(gòu)和工藝的共同特點。它們往往都是基于某種物理或化學(xué)原理的“自對準(zhǔn)技術(shù)”，形成某種“自對準(zhǔn)器件結(jié)構(gòu)”，既可簡化工藝步驟，又可優(yōu)化器件性能。

制造溝道長度愈益縮小和跨導(dǎo)愈益增大的NMOS 及 PMOS 晶體管，是CMOS集成電路技術(shù)發(fā)展的首要途徑。為了實現(xiàn)這一要求，自對準(zhǔn)多晶硅柵工藝必須與一系列相關(guān)工藝密切結(jié)合。所涉及的工藝有超潔凈柵氧化、優(yōu)質(zhì)多晶硅薄膜淀積及摻雜、精密多晶硅柵光刻及刻蝕、優(yōu)化溝道區(qū)與源漏區(qū)的縱向及橫向摻雜等。