近日，北京航空航天大學(xué)集成電路科學(xué)與工程學(xué)院趙巍勝教授團(tuán)隊(duì)聯(lián)合致真存儲(chǔ)（北京）科技有限公司，在SOT-MRAM磁屏蔽封裝與抗磁干擾可靠性研究方面取得重要進(jìn)展。相關(guān)研究以“Investigation of Magnetic Immunity of SOT-MRAM with Shielding Package”為題被《IEEE Transactions on Magnetics》接收，DOI為10.1109/TMAG.2026.3687530。該期刊是面向磁學(xué)基礎(chǔ)物理、磁性材料、應(yīng)用磁學(xué)、磁性器件及磁數(shù)據(jù)存儲(chǔ)等方向的國(guó)際期刊，是MRAM等磁性存儲(chǔ)與自旋電子器件研究的重要發(fā)表平臺(tái)之一。

該研究依托致真精密儀器自旋芯片可靠性測(cè)試設(shè)備，對(duì)采用非對(duì)稱(chēng)雙層磁屏蔽封裝的SOT-MRAM器件開(kāi)展磁抗擾度測(cè)試，獲取了不同外部磁場(chǎng)強(qiáng)度與方向下MRAM陣列逐B(yǎng)it讀寫(xiě)狀態(tài)及失效分布?；趯?shí)測(cè)數(shù)據(jù)并結(jié)合三維有限元仿真，研究系統(tǒng)揭示了強(qiáng)磁場(chǎng)下“條帶狀失效（Stripe-shaped failure）”的形成機(jī)制，為SOT-MRAM高可靠抗磁封裝設(shè)計(jì)提供了可量化的優(yōu)化依據(jù)。

▲致真精密儀器磁性芯片可靠性測(cè)試設(shè)備用于SOT-MRAM 磁抗擾度測(cè)試（左側(cè)）及測(cè)試獲取的不同磁場(chǎng)強(qiáng)度與方向下的陣列失效模式分布圖（右側(cè)）。測(cè)試結(jié)果清晰呈現(xiàn)了隨磁場(chǎng)增強(qiáng)，垂直于磁場(chǎng)方向的“條帶狀失效”由中心向邊緣擴(kuò)展的演變規(guī)律。

一、面向高可靠MRAM應(yīng)用，磁抗擾度驗(yàn)證成為關(guān)鍵環(huán)節(jié)

SOT-MRAM兼具高速、低功耗和高寫(xiě)入耐久性等特點(diǎn)，在智能計(jì)算、航空航天、工業(yè)控制等場(chǎng)景中具有重要應(yīng)用潛力。但MRAM基于磁矩翻轉(zhuǎn)實(shí)現(xiàn)信息存儲(chǔ)，外部磁場(chǎng)可能誘發(fā)非預(yù)期狀態(tài)翻轉(zhuǎn)并導(dǎo)致數(shù)據(jù)錯(cuò)誤。因此，磁抗擾度不僅是器件可靠性評(píng)價(jià)的重要指標(biāo)，也是封裝結(jié)構(gòu)設(shè)計(jì)必須驗(yàn)證的關(guān)鍵環(huán)節(jié)。

為提升磁抗擾度，工程上通常采用坡莫合金等高磁導(dǎo)率材料，在芯片上下表面構(gòu)建雙層磁屏蔽結(jié)構(gòu)。論文指出，在實(shí)際封裝中，頂部屏蔽層受引線(xiàn)鍵合焊盤(pán)凈空限制，往往無(wú)法完全覆蓋芯片表面，從而形成“上小下大”的非對(duì)稱(chēng)雙層屏蔽結(jié)構(gòu)。該結(jié)構(gòu)能夠滿(mǎn)足封裝工藝需求，但也會(huì)改變上下屏蔽層之間的磁通分布，并在強(qiáng)磁場(chǎng)條件下帶來(lái)潛在的芯片級(jí)失效風(fēng)險(xiǎn)。

二、致真精密儀器設(shè)備提供穩(wěn)定、可控、可復(fù)現(xiàn)的測(cè)試平臺(tái)

論文實(shí)驗(yàn)中的被測(cè)器件為基于110 nm CMOS工藝制備的SOT-MRAM芯片。研究團(tuán)隊(duì)在芯片上下側(cè)組裝坡莫合金屏蔽層，并使用致真精密儀器開(kāi)發(fā)的可靠性測(cè)試設(shè)備開(kāi)展磁抗擾度測(cè)試，在不同磁場(chǎng)方向和強(qiáng)度下對(duì)器件失效行為進(jìn)行表征。

在該測(cè)試平臺(tái)中，均勻磁場(chǎng)、樣品姿態(tài)調(diào)節(jié)、寬溫區(qū)環(huán)境控制以及高速電學(xué)讀寫(xiě)采集形成協(xié)同能力。論文記錄，平臺(tái)可在水平面內(nèi)提供最高2000 Oe的均勻磁場(chǎng)；被測(cè)器件安裝在可實(shí)現(xiàn)三軸旋轉(zhuǎn)的測(cè)試座上，使面內(nèi)磁場(chǎng)能夠相對(duì)于樣品任意取向；FPGA板卡通過(guò)柔性扁平電纜連接并產(chǎn)生40 MHz SPI驅(qū)動(dòng)信號(hào)，同時(shí)采集測(cè)試結(jié)果。上述能力使研究團(tuán)隊(duì)能夠?qū)⒋艌?chǎng)方向、磁場(chǎng)強(qiáng)度、溫度環(huán)境與陣列級(jí)讀寫(xiě)結(jié)果對(duì)應(yīng)起來(lái)，獲得用于失效機(jī)制分析的高通量實(shí)測(cè)數(shù)據(jù)。

三、設(shè)備指標(biāo)與研究需求形成對(duì)應(yīng)關(guān)系

對(duì)于磁性存儲(chǔ)器件可靠性研究而言，實(shí)驗(yàn)平臺(tái)不僅需要提供外部磁場(chǎng)，更需要在可控空間內(nèi)穩(wěn)定、準(zhǔn)確地施加磁場(chǎng)，并同步完成電學(xué)讀寫(xiě)和失效位圖采集。致真精密儀器自旋芯片可靠性測(cè)試設(shè)備的關(guān)鍵能力如下：

這些指標(biāo)共同構(gòu)成面向MRAM、磁傳感器等磁性芯片的可靠性測(cè)試能力：通過(guò)強(qiáng)磁場(chǎng)、均勻場(chǎng)和角度可調(diào)的勵(lì)磁條件，結(jié)合溫控、無(wú)磁測(cè)試座與電學(xué)測(cè)試環(huán)境，支撐芯片在多環(huán)境條件下開(kāi)展快速、無(wú)損、批量化檢測(cè)。

四、從實(shí)測(cè)失效圖譜到物理機(jī)制與封裝優(yōu)化

在外部磁場(chǎng)作用下，論文觀察到SOT-MRAM陣列會(huì)出現(xiàn)與磁場(chǎng)方向垂直的條帶狀失效。以-y方向磁場(chǎng)為例，當(dāng)磁場(chǎng)強(qiáng)度由270 Oe升至290 Oe時(shí)，失效條帶逐漸由中心向外擴(kuò)展；在+x、+y、-x、-y等不同方向磁場(chǎng)下，失效條帶始終與磁場(chǎng)方向保持垂直。

論文進(jìn)一步通過(guò)三維有限元仿真解釋了該現(xiàn)象的物理來(lái)源：在非對(duì)稱(chēng)雙層屏蔽結(jié)構(gòu)中，外部磁力線(xiàn)初期主要由尺寸更大的底部屏蔽層引導(dǎo)。隨著磁場(chǎng)增強(qiáng)，底部屏蔽層中心區(qū)域更容易率先發(fā)生磁飽和，后續(xù)磁力線(xiàn)被迫在上下屏蔽層之間“跳躍”，在芯片中心區(qū)域形成局部漏磁通路徑，進(jìn)而觸發(fā)MTJ陣列翻轉(zhuǎn)并形成條帶狀失效。

基于實(shí)測(cè)與仿真結(jié)果，研究團(tuán)隊(duì)進(jìn)一步評(píng)估了頂部屏蔽層尺寸、厚度、水平偏移量、上下屏蔽層間距以及屏蔽層彎曲等因素對(duì)屏蔽效果的影響。論文指出，屏蔽層幾何尺寸、對(duì)準(zhǔn)精度和層間距需要協(xié)同優(yōu)化，才能在MRAM封裝中獲得穩(wěn)健的抗磁干擾能力。例如，在頂部屏蔽層存在50μm偏移的仿真條件下，偏移一側(cè)的屏蔽效果增強(qiáng)，而相對(duì)一側(cè)的屏蔽效果變差；減小頂部屏蔽層厚度會(huì)削弱屏蔽效果；增大芯片厚度會(huì)使底部屏蔽層對(duì)芯片的保護(hù)變?nèi)?；屏蔽層彎曲也?huì)在特定磁場(chǎng)方向下影響屏蔽性能。這些結(jié)論將失效現(xiàn)象進(jìn)一步轉(zhuǎn)化為可用于封裝設(shè)計(jì)優(yōu)化的工程變量。

研究還區(qū)分了兩類(lèi)失效來(lái)源：中心區(qū)域失效對(duì)應(yīng)屏蔽層磁飽和引發(fā)的漏磁通路徑，邊緣區(qū)域失效則與屏蔽層邊緣幾何結(jié)構(gòu)導(dǎo)致的磁場(chǎng)集中有關(guān)。由此，失效位圖不再只是測(cè)試結(jié)果呈現(xiàn)，而成為理解封裝失效機(jī)制、指導(dǎo)結(jié)構(gòu)優(yōu)化的重要依據(jù)。

五、面向科研與量產(chǎn)驗(yàn)證的設(shè)備價(jià)值

本次客戶(hù)成果表明，面向先進(jìn)磁性存儲(chǔ)器件，可靠性測(cè)試設(shè)備的價(jià)值不僅體現(xiàn)在單一指標(biāo)輸出，更體現(xiàn)在“磁場(chǎng)-角度-溫度-電學(xué)讀寫(xiě)-位圖采集”的系統(tǒng)集成能力。致真精密儀器自旋芯片可靠性測(cè)試設(shè)備為研究團(tuán)隊(duì)提供了可控強(qiáng)磁場(chǎng)環(huán)境與陣列級(jí)失效數(shù)據(jù)采集能力，使SOT-MRAM在磁屏蔽封裝結(jié)構(gòu)下的失效行為能夠被準(zhǔn)確觀察、量化和解釋。

對(duì)于MRAM研發(fā)、封裝方案評(píng)估和磁性芯片可靠性驗(yàn)證而言，這類(lèi)測(cè)試平臺(tái)可以幫助研發(fā)團(tuán)隊(duì)建立宏觀測(cè)試條件與微觀器件失效模式之間的對(duì)應(yīng)關(guān)系，從而縮短從“發(fā)現(xiàn)異?！钡健岸ㄎ粰C(jī)制”再到“優(yōu)化設(shè)計(jì)”的閉環(huán)周期。

六、結(jié)語(yǔ)

從論文研究到工程應(yīng)用，可靠的測(cè)試裝備是先進(jìn)器件創(chuàng)新鏈條中的重要支撐。致真精密儀器將持續(xù)圍繞MRAM、磁傳感器及其他磁性芯片的測(cè)試需求，提供強(qiáng)磁場(chǎng)、變溫、角度可控和電學(xué)同步采集的一體化測(cè)試解決方案，助力客戶(hù)完成從科學(xué)問(wèn)題研究到產(chǎn)品可靠性驗(yàn)證的關(guān)鍵跨越。

資料來(lái)源：論文《Investigation of Magnetic Immunity of SOT-MRAM with Shielding Package》（IEEE Transactions on Magnetics，DOI: 10.1109/TMAG.2026.3687530）

自旋芯片可靠性測(cè)試機(jī)

磁性芯片由于能夠提供高速、低功耗的非易失性信息存儲(chǔ)而被視為解決未來(lái)存儲(chǔ)技術(shù)瓶頸的關(guān)鍵，性能的優(yōu)異性與可靠性對(duì)整個(gè)電子設(shè)備的運(yùn)行穩(wěn)定和數(shù)據(jù)安全性至關(guān)重要。本產(chǎn)品采用三溫抗磁性能測(cè)試裝置，通過(guò)模擬不同溫度條件下的磁場(chǎng)環(huán)境對(duì)芯片的性能和可靠性進(jìn)行測(cè)試來(lái)確保芯片在多個(gè)極端環(huán)境下工作;內(nèi)置精密的溫度傳感器實(shí)現(xiàn)高精度三溫測(cè)試、磁場(chǎng)控制系統(tǒng)提供面內(nèi)與法向平面的穩(wěn)定可控磁場(chǎng)、無(wú)磁測(cè)試座和熱流儀、電學(xué)源表搭建的測(cè)試環(huán)境可對(duì)芯片的磁學(xué)/電學(xué)性能進(jìn)行無(wú)損、批量性的快速檢測(cè)，在磁性芯片開(kāi)發(fā)和生產(chǎn)過(guò)程中扮演著重要角色。

致真精密儀器

致真精密儀器聚焦高端科學(xué)儀器與集成電路測(cè)試設(shè)備的技術(shù)突破與自主研制，深耕微納表征、磁學(xué)測(cè)量、低溫強(qiáng)磁物性表征、半導(dǎo)體量檢測(cè)等領(lǐng)域，通過(guò)核心技術(shù)攻關(guān)與工程化落地，已成功推出系列高端科研級(jí)設(shè)備與產(chǎn)業(yè)級(jí)解決方案：

科研級(jí)核心設(shè)備：原子力顯微鏡（微納形貌表征核心設(shè)備）、高精度 VSM（振動(dòng)樣品磁強(qiáng)計(jì)）、磁光克爾測(cè)量系統(tǒng)、常溫/變溫磁場(chǎng)探針臺(tái)系列、低溫強(qiáng)磁場(chǎng)光學(xué)測(cè)量平臺(tái)等；

產(chǎn)業(yè)級(jí)解決方案：晶圓級(jí)MOKE測(cè)量?jī)x、隧穿磁阻比率測(cè)量?jī)x、自旋芯片F(xiàn)T測(cè)試機(jī)等量檢測(cè)設(shè)備。

攜手推進(jìn)科研創(chuàng)新與技術(shù)轉(zhuǎn)化，共筑核心技術(shù)競(jìng)爭(zhēng)力，期待與您深度合作！