摩爾定律的革命 芯片行業(yè)如何發(fā)展
在過去五十年中，按照摩爾定律的預(yù)測，芯片上面的晶體管數(shù)目在18個月或兩年時間增加一倍。但是隨著技術(shù)的發(fā)展，開始遇到了瓶頸。因為在2016年晶體管大小到達(dá) 14nm之后，對于晶體管密度的提高變得不在那么容易了。根據(jù) AMD CTO Mark Papermaster 所說，他們意識到了摩爾定律的變慢，但是增加晶體管密度的代價高昂且緩慢，為了持續(xù)摩爾定律，迫使芯片公司開始尋找解決方式，并讓大眾接受。
而 AMD 找到的替代方法稱為 Chiplets。它是由在較大的硅片上互連的裸露的 IC 制造而來的，不同于以往電腦和其他系統(tǒng)不是由連接在印刷電路板上的單獨封裝的芯片制造的。
按照規(guī)劃，Chiplets 的概念是通過將不同電腦元件集成在一塊硅片上，來實現(xiàn)更小更緊湊的電腦系統(tǒng)。這一個系統(tǒng)可以讓數(shù)據(jù)移動得更快，更自由，且能制造更小還能更便宜，集成更機(jī)密的的電腦系統(tǒng)。 Chiplets 的強(qiáng)大在于可以讓芯片公司更快的發(fā)布更強(qiáng)大的處理器。
對于此概念，Papermaster 認(rèn)為整個芯片行業(yè)都在朝這個方向前進(jìn)，intel的高級首席工程師 Ramune Nagisetty 對這一觀點表示了贊同，稱這是摩爾定律的一次革命。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
芯片
+關(guān)注
關(guān)注
463文章
54463瀏覽量
469653 -
摩爾定律
+關(guān)注
關(guān)注
4文章
640瀏覽量
81162
原文標(biāo)題：摩爾定律的革命？芯片技術(shù)改向Chiplets技術(shù)發(fā)展
文章出處：【微信號：ic-china，微信公眾號：ICExpo】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
華大九天Argus 3D重塑3D IC全鏈路PV驗證新格局
隨著摩爾定律逐步逼近物理極限，半導(dǎo)體行業(yè)正轉(zhuǎn)向三維垂直拓展的技術(shù)路徑，以延續(xù)迭代節(jié)奏、實現(xiàn)“超越摩爾”目標(biāo)。Chiplet為核心的先進(jìn)封裝技術(shù)，通過將不同工藝、功能的裸片(Die)異構(gòu)集成，大幅提升
Chiplet，改變了芯片
1965年，英特爾聯(lián)合創(chuàng)始人戈登·摩爾提出了“摩爾定律”。半個多世紀(jì)以來，這一定律推動了集成電路（IC）性能的提升和成本的降低，并成為現(xiàn)代數(shù)字技術(shù)的基礎(chǔ)。摩爾定律指出，半導(dǎo)體
【「AI芯片：科技探索與AGI愿景」閱讀體驗】+半導(dǎo)體芯片產(chǎn)業(yè)的前沿技術(shù)
為我們重點介紹了AI芯片在封裝、工藝、材料等領(lǐng)域的技術(shù)創(chuàng)新。
一、摩爾定律
摩爾定律是計算機(jī)科學(xué)和電子工程領(lǐng)域的一條經(jīng)驗規(guī)律，指出集成電路上可容納的晶體管數(shù)量每18-24個月會增加一倍，同時芯
發(fā)表于 09-15 14:50
【「AI芯片：科技探索與AGI愿景」閱讀體驗】+工藝創(chuàng)新將繼續(xù)維持著摩爾神話
。那該如何延續(xù)摩爾神話呢？
工藝創(chuàng)新將是其途徑之一，芯片中的晶體管結(jié)構(gòu)正沿著摩爾定律指出的方向一代代演進(jìn)，本段加速半導(dǎo)體的微型化和進(jìn)一步集成，以滿足AI技術(shù)及高性能計算飛速發(fā)展的需求。
發(fā)表于 09-06 10:37
芯片封裝的功能、等級以及分類
在摩爾定律趨近物理極限、功率器件制程仍停留在百納米節(jié)點的背景下，芯片“尺寸縮小”與“性能提升”之間的矛盾愈發(fā)尖銳。
借助AMD無頂蓋封裝技術(shù)應(yīng)對散熱挑戰(zhàn)
隨著電子行業(yè)向更小節(jié)點邁進(jìn)，現(xiàn)代應(yīng)用要求更高的時鐘速率和性能。2014 年，斯坦福大學(xué)教授 Mark Horowitz 發(fā)表了一篇開創(chuàng)性的論文，描述半導(dǎo)體行業(yè)面臨相關(guān)登納德縮放及摩爾定律失效的挑戰(zhàn)
當(dāng)摩爾定律 “踩剎車” ，三星 、AP、普迪飛共話半導(dǎo)體制造新變革新機(jī)遇
，揭示行業(yè)正處于從“晶體管密度驅(qū)動”向“系統(tǒng)級創(chuàng)新”轉(zhuǎn)型的關(guān)鍵節(jié)點。隨著摩爾定律放緩、供應(yīng)鏈分散化政策推進(jìn)，一場融合制造技術(shù)革新與供應(yīng)鏈數(shù)字化的產(chǎn)業(yè)變革正在上演。
AI狂飆, FPGA會掉隊嗎? (上)
摩爾定律說，集成電路上的晶體管數(shù)量大約每兩年翻一番。隨著晶體管尺寸接近物理極限，摩爾定律的原始含義已不再適用，但計算能力的提升并沒有停止。英偉達(dá)的SOC在過去幾年的發(fā)展中，AI算力大致為每兩年翻一番
先進(jìn)封裝轉(zhuǎn)接板的典型結(jié)構(gòu)和分類
摩爾定律精準(zhǔn)預(yù)言了近幾十年集成電路的發(fā)展。然而，逐漸逼近的物理極限、更高的性能需求和不再經(jīng)濟(jì)的工藝制程，已引發(fā)整個半導(dǎo)體行業(yè)重新考慮集成工藝方法和系統(tǒng)縮放策略，意味著集成電路產(chǎn)業(yè)已經(jīng)步入后摩爾
Chiplet與3D封裝技術(shù)：后摩爾時代的芯片革命與屹立芯創(chuàng)的良率保障
在摩爾定律逐漸放緩的背景下，Chiplet（小芯片）技術(shù)和3D封裝成為半導(dǎo)體行業(yè)突破性能與集成度瓶頸的關(guān)鍵路徑。然而，隨著芯片集成度的提高，氣泡缺陷成為影響封裝良率的核心挑戰(zhàn)之一。
晶心科技：摩爾定律放緩，RISC-V在高性能計算的重要性突顯
運算還是快速高頻處理計算數(shù)據(jù)，或是超級電腦，只要設(shè)計或計算系統(tǒng)符合三項之一即可稱之為HPC。 摩爾定律走過數(shù)十年，從1970年代開始，世界領(lǐng)導(dǎo)廠商建立晶圓廠、提供制程工藝，在28nm之前取得非常大的成功。然而28nm之后摩爾定律在接近物理極限之前遇到大量的困
鰭式場效應(yīng)晶體管的原理和優(yōu)勢
自半導(dǎo)體晶體管問世以來，集成電路技術(shù)便在摩爾定律的指引下迅猛發(fā)展。摩爾定律預(yù)言，單位面積上的晶體管數(shù)量每兩年翻一番，而這一進(jìn)步在過去幾十年里得到了充分驗證。
電力電子中的“摩爾定律”(2)
04平面磁集成技術(shù)的發(fā)展在此基礎(chǔ)上，平面磁集成技術(shù)開始廣泛應(yīng)用于高功率密度場景，通過將變壓器的繞組(winding)設(shè)計在pcb電路板上從而代替利茲線，從而極大降低了變壓器的高度。然而pcb的銅帶厚度并不大，一般不會超過4oz（140μm）,因此想要通過pcb傳輸大電流會有極大的損耗。為
跨越摩爾定律，新思科技掩膜方案憑何改寫3nm以下芯片游戲規(guī)則
。 然而，隨著摩爾定律逼近物理極限，傳統(tǒng)掩模設(shè)計方法面臨巨大挑戰(zhàn)，以2nm制程為例，掩膜版上的每個圖形特征尺寸僅為頭發(fā)絲直徑的五萬分之一，任何微小誤差都可能導(dǎo)致芯片失效。對此，新思科技（Synopsys）推出制造解決方案，尤其是
電力電子中的“摩爾定律”(1)
本文是第二屆電力電子科普征文大賽的獲獎作品，來自上海科技大學(xué)劉賾源的投稿。著名的摩爾定律中指出，集成電路每過一定時間就會性能翻倍，成本減半。那么電力電子當(dāng)中是否也存在著摩爾定律呢？1965年，英特爾
評論