日B视频 亚洲,啪啪啪网站一区二区,91色情精品久久,日日噜狠狠色综合久,超碰人妻少妇97在线,999青青视频,亚洲一区二卡,让本一区二区视频,日韩网站推荐

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

FPGA之家

文章:882 被閱讀:484.3w 粉絲數(shù):211 關注數(shù):0 點贊數(shù):75

廣告

基于FPGA視頻圖像算法開發(fā)

基于二值圖像的濾波算法即形態(tài)學濾波,在圖像目標采集的預處理中經(jīng)常被使用到,針對不同的使用場景涉及到腐....
的頭像 FPGA之家 發(fā)表于 08-17 09:09 ?1904次閱讀

關于Linux字符設備基本類型

字符(char)設備是個能夠像字節(jié)流(類似文件)一樣被訪問的設備,由字符設備驅動程序來實現(xiàn)這種特性。....
的頭像 FPGA之家 發(fā)表于 08-17 09:04 ?2354次閱讀

Verilog比較方便的特點

動態(tài)截取固定長度數(shù)據(jù)語法,即+:和-:的使用,這兩個叫什么符號呢?運算符嗎?
的頭像 FPGA之家 發(fā)表于 08-17 09:01 ?1110次閱讀

如何利用定時器產(chǎn)生PWM波

然后利用32的外部中斷和定時器來測量32輸出的波形硬件:STM32F103C8T6核心板、示波器、串....
的頭像 FPGA之家 發(fā)表于 08-16 09:09 ?5340次閱讀

ZYNQ芯片架構的理解

ZYNQ處理系統(tǒng)端PS所有的外設都連接在AMBA(Advanced Microcontroller ....
的頭像 FPGA之家 發(fā)表于 08-15 09:42 ?3089次閱讀

FPGAs,Zynq和Zynq MPSoC器件的特點

Zynq MPSoC是Zynq-7000 SoC(之后簡稱Zynq)的進化版本。Zynq是賽靈思發(fā)布....
的頭像 FPGA之家 發(fā)表于 08-15 09:16 ?4139次閱讀

verilog仿真工具編譯

Icarus Verilog(以下簡稱iverilog )號稱“全球第四大”數(shù)字芯片仿真器,也是一個....
的頭像 FPGA之家 發(fā)表于 08-15 09:11 ?9777次閱讀

定制處理器的設計挑戰(zhàn)

在最新的周期性發(fā)展熱潮的刺激下,半導體行業(yè)進入了定制處理器的新黃金時代,但是這次“定制處理器”意味著....
的頭像 FPGA之家 發(fā)表于 08-15 09:04 ?1374次閱讀

MCM應用于GPU還需要多久

消費用戶市場,普通用戶都能用上16核甚至64核處理器的PC。這可不是單純堆核心就完事兒的。以當前CP....
的頭像 FPGA之家 發(fā)表于 08-14 14:50 ?1862次閱讀

USB 4 支援的隧道協(xié)議

USB 4全名為Universal Serial Bus Generation 4。USB這個介面在....
的頭像 FPGA之家 發(fā)表于 08-14 09:06 ?5658次閱讀

如何使用Verilog語言編寫FIR濾波器

編寫程序如下,其中,乘法的兩個乘數(shù)分別是無符號、有符號的四種組合,輸出的積也是分為無符號和有符號,共....
的頭像 FPGA之家 發(fā)表于 08-14 09:01 ?3598次閱讀

UDP理論講解

UDP報文成為用戶數(shù)據(jù)報,用戶數(shù)據(jù)報的結構分為兩部分:UDP首部+UDP數(shù)據(jù)區(qū),如下圖為UDP報文的....
的頭像 FPGA之家 發(fā)表于 08-13 09:47 ?3201次閱讀

802.11 MPDU幀格式的描述及應用

802.11和Wifi技術并不是同一個東西。Wifi標準是802.11標準的一個子集,并且是Wi-F....
的頭像 FPGA之家 發(fā)表于 08-12 10:11 ?3739次閱讀

Linux的5種IO模型

通過 I/O 復用函數(shù)向內核注冊一組事件,內核通過 I/O 復用函數(shù)把其中就緒的事件通知給應用程序。
的頭像 FPGA之家 發(fā)表于 08-12 09:22 ?1501次閱讀

PDS的基本設計原則,以及仿真和分析方法

可以使用這些表中所示方法以外的去耦方法,但去耦網(wǎng)絡的設計應滿足或超過此處所示簡單去耦網(wǎng)絡的性能。在1....
的頭像 FPGA之家 發(fā)表于 08-12 09:19 ?5205次閱讀

matlab csvread函數(shù)的使用

使用 csvread 函數(shù)對 vivado 下 ila 導出的數(shù)據(jù)進行讀取分析時,需要將 ila 下....
的頭像 FPGA之家 發(fā)表于 08-12 09:15 ?15909次閱讀

分析那些對仿真速度影響較大的編碼風格

另一方面,提高仿真速度這回事,對于芯片工程師來說本身就是“求人不如求己”。提高服務器機器性能意味著更....
的頭像 FPGA之家 發(fā)表于 08-11 09:26 ?1680次閱讀

怎么用腳本產(chǎn)生一個驗證環(huán)境

之前有朋友問我怎么用腳本產(chǎn)生一個驗證環(huán)境,這個問題今天和大家介紹下兩種做法。
的頭像 FPGA之家 發(fā)表于 08-11 09:07 ?2392次閱讀

嵌入式設備端的SP2WS工具的操作應用

應用說明 這個工具提供了兩條命令,可以同時對wifi模塊和主控進行監(jiān)控 對于wifi模塊端命令:....
的頭像 FPGA之家 發(fā)表于 08-10 10:41 ?1175次閱讀

字符串拷貝函數(shù)strcpy的實現(xiàn)方法

strcpy,即string copy(字符串復制)的縮寫。
的頭像 FPGA之家 發(fā)表于 08-10 10:17 ?2871次閱讀

Sobel簡介及代碼實現(xiàn)

一句話可以概況為,分別求水平與豎直梯度,然后求平方和再開方(近似的話就直接求絕對值之和),最后與設定....
的頭像 FPGA之家 發(fā)表于 08-09 12:35 ?2104次閱讀

如何加速Modelsim仿真時間

最近在Modelsim仿真過程中,遇到一個大問題,對于分辨率2048*500的圖像數(shù)據(jù),在進行時序約....
的頭像 FPGA之家 發(fā)表于 08-08 14:15 ?14772次閱讀

Verilog HDL指定用戶定義原語UDP的能力

在前一章中,我們介紹了Verilog HDL提供的內置基本門。本章講述Verilog HDL指定用戶....
的頭像 FPGA之家 發(fā)表于 08-08 11:46 ?1871次閱讀

AXI通道定義及AXI總線信號描述

本文主要介紹了AXI通道以及在每個通道下信號的概述。
的頭像 FPGA之家 發(fā)表于 08-04 10:49 ?12939次閱讀

常用的開源協(xié)議介紹

這些協(xié)議縮寫詞在各種代碼、文檔中隨處可見,比如GPL、BSD、MIT、Mozilla、Apache和....
的頭像 FPGA之家 發(fā)表于 08-04 10:38 ?1847次閱讀

如何把數(shù)字格式化成字符串

在嵌入式項目開發(fā)中,字符串格式化是很常見的操作,我們一般都會使用 C 庫中的 sprintf 系列函....
的頭像 FPGA之家 發(fā)表于 08-04 10:35 ?2847次閱讀

Vitis HLS前端現(xiàn)已全面開源

Vitis HLS 工具能夠將 C++ 和 OpenCL 功能部署到器件的邏輯結構和 RAM/DSP....
的頭像 FPGA之家 發(fā)表于 08-03 09:53 ?1828次閱讀

Verilog基礎知識

對于Verilog描述初學者來說,最難的莫過于編寫測試代碼并判斷自己寫的是否正確。在這里我推薦一個H....
的頭像 FPGA之家 發(fā)表于 08-03 09:06 ?1662次閱讀

PCIe發(fā)展歷程與相關概念

傳輸速率為每秒傳輸量GT/s,而不是每秒位數(shù)Gbps,因為傳輸量包括不提供額外吞吐量的開銷位;比如 ....
的頭像 FPGA之家 發(fā)表于 08-02 09:45 ?2866次閱讀

如何建立Vivado工程以及硬件配置

注意:目前這個是Micrium官網(wǎng)的最新版本,該版本支持Vivado2019.1。但測試使用的是Vi....
的頭像 FPGA之家 發(fā)表于 08-01 11:53 ?4491次閱讀
吴忠市| 资兴市| 惠州市| 二连浩特市| 荔波县| 灵山县| 双鸭山市| 太和县| 新巴尔虎左旗| 福州市| 金溪县| 百色市| 石首市| 偏关县| 民和| 昌宁县| 镇康县| 嵊泗县| 江都市| 瑞安市| 金溪县| 陆良县| 达拉特旗| 洛南县| 长岭县| 高安市| 乐昌市| 三都| 葫芦岛市| 稻城县| 商洛市| 高邑县| 凌海市| 阿坝| 渭源县| 丽江市| 淮滨县| 库伦旗| 平泉县| 离岛区| 祁门县|