a) 什么是Setup 和Holdup時間？
　　 建立時間（setup time）是指在觸發(fā)器的時鐘信號上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時間，如果建立時間不夠，數(shù)據(jù)將不能在這個時鐘上升沿被打入觸發(fā)器；保持時間（hold time）是指在觸發(fā)器的時鐘信號上升沿到來以后，數(shù)據(jù)穩(wěn)定不變的時間， 如果保持時間不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。
　　
　　b) 什么是競爭與冒險現(xiàn)象？怎樣判斷？如何消除？
　　 信號在FPGA器件內(nèi)部通過連線和邏輯單元時，都有一定的延時。延時的大小與連線的長短和邏輯單元的數(shù)目有關(guān)，同時還受器件的制造工藝、工作電壓、溫度等條件的影響。信號的高低電平轉(zhuǎn)換也需要一定的過渡時間。由于存在這兩方面因素，多路信號的電平值發(fā)生變化時，在信號變化的瞬間，組合邏輯的輸出有先后順序，并不是同時變化,往往會出現(xiàn)一些不正確的尖峰信號，這些尖峰信號稱為"毛刺"。如果一個組合邏輯電路中有"毛刺"出現(xiàn)，就說明該電路存在"冒險"。用D觸發(fā)器，格雷碼計數(shù)器，同步電路等優(yōu)秀的設(shè)計方案可以消除。
　　
　　c) 請畫出用D觸發(fā)器實現(xiàn)2倍分頻的邏輯電路？
　　 就是把D觸發(fā)器的輸出端加非門接到D端。
　　d) 什么是"線與"邏輯，要實現(xiàn)它，在硬件特性上有什么具體要求？
　　 將幾個OC門結(jié)構(gòu)與非門輸出并聯(lián)，當每個OC門輸出為高電平時，總輸出才為高，這種連接方式稱為線與。
　　
　　e) 什么是同步邏輯和異步邏輯？
　　 整個設(shè)計中只有一個全局時鐘成為同步邏輯。
　　 多時鐘系統(tǒng)邏輯設(shè)計成為異步邏輯。
　　
　　f) 請畫出微機接口電路中，典型的輸入設(shè)備與微機接口邏輯示意圖（數(shù)據(jù)接口、控制接口、所存器/緩沖器）。
　　 是不是結(jié)構(gòu)圖？
　　g) 你知道那些常用邏輯電平？TTL與COMS電平可以直接互連嗎？
　　 TTL,cmos，不能直連
　　 LVDS:LVDS（Low Voltage Differential Signal）即低電壓差分信號，LVDS接口又稱RS644總線接口，是20世紀90年代才出現(xiàn)的一種數(shù)據(jù)傳輸和接口技術(shù)。
　　 ECL：（EmitterCoupled Logic)即射極耦合邏輯，是帶有射隨輸出結(jié)構(gòu)的典型輸入輸出接口電路
　　 CML: CML電平是所有高速數(shù)據(jù)接口中最簡單的一種。其輸入和輸出是匹配好的，減少了外圍器件，適合于更高頻段工作。