電子發(fā)燒友網(wǎng)>嵌入式技術(shù)>編程語言及工具>
編程語言及工具
電子發(fā)燒友網(wǎng)編程語言及工具欄目提供嵌入式設(shè)計(jì)所需的嵌入式編程語言技術(shù)和開發(fā)工具以及最新設(shè)計(jì)相關(guān)內(nèi)容，是嵌入式工程師喜歡的網(wǎng)站。
怎樣使用QLoRA對Llama 2進(jìn)行微調(diào)呢？
使用QLoRA對Llama 2進(jìn)行微調(diào)是我們常用的一個(gè)方法，但是在微調(diào)時(shí)會遇到各種各樣的問題...
2023-09-22 標(biāo)簽：神經(jīng)網(wǎng)絡(luò)適配器機(jī)器學(xué)習(xí)pythonLoRa芯片 2451
UDT是什么？關(guān)于PLC中UDT和FB的問題
UDT是什么？用戶自定義數(shù)據(jù)類型。所以，它更應(yīng)該和系統(tǒng)已經(jīng)內(nèi)置的簡單數(shù)據(jù)類型和復(fù)雜數(shù)據(jù)類型（如DTL,LTD等）功能一樣，能實(shí)現(xiàn)同樣的功能。...
C語言函數(shù)宏怎樣實(shí)現(xiàn)封裝呢？
函數(shù)宏，即包含多條語句的宏定義，其通常為某一被頻繁調(diào)用的功能的語句封裝，且不想通過函數(shù)方式封裝來降低額外的彈棧壓棧開銷。...
2023-09-22 標(biāo)簽：C語言SWAPGNUprintf函數(shù) 1279
如何在ROS2中開發(fā)一種計(jì)算機(jī)視覺模塊呢？
傳感器主要使用話題（topic）通信機(jī)制持續(xù)向外部發(fā)布圖像信息；...
2023-09-21 標(biāo)簽：傳感器計(jì)算機(jī)視覺C++語言SRCROS 7684
鏡像體積從1000M到10M的優(yōu)化技巧
分階段構(gòu)建（multi-stage builds）和從零構(gòu)建（build from scratch）是優(yōu)化鏡像體積的基本手段和必備技巧。該技巧將鏡像構(gòu)建過程區(qū)分為構(gòu)建和運(yùn)行環(huán)境，在構(gòu)建環(huán)境安裝編譯器等依賴并編譯所需的二...
如何用SCL語言編寫一個(gè)模擬量輸入信號處理的函數(shù)塊？
在博途開發(fā)環(huán)境下新建項(xiàng)目，添加新設(shè)備——CPU 1515-2PN。...
什么是DFX技術(shù)？DFX設(shè)計(jì)一定要執(zhí)行設(shè)計(jì)規(guī)則檢查嗎？
DFX（Dynamic Function eXchange）的前身是PR（部分可重配置，Partial Reconfiguration）。...
2023-09-21 標(biāo)簽：FPGAVHDL語言RTLDCPdfx設(shè)計(jì) 9342
如何在開始碼代碼的時(shí)候就考慮時(shí)序收斂的問題？
硬件描述語言（verilog，systemVerilog，VHDL等）不同于軟件語言（C，C++等）的一點(diǎn)就是，代碼對應(yīng)于硬件實(shí)現(xiàn)，不同的代碼風(fēng)格影響硬件的實(shí)現(xiàn)效果。...
2023-09-21 標(biāo)簽：寄存器計(jì)數(shù)器LUTVerilog語言LUTVerilog語言寄存器時(shí)序收斂計(jì)數(shù)器 2319
如何在嵌入式C語言中使用結(jié)構(gòu)？
本文將首先解釋內(nèi)存訪問粒度概念，以便可以了解處理器如何訪問內(nèi)存。然后，將進(jìn)一步了解數(shù)據(jù)對齊的概念，并研究一些示例結(jié)構(gòu)的內(nèi)存布局。...
2023-09-20 標(biāo)簽：處理器存儲器嵌入式系統(tǒng)計(jì)算機(jī)C語言 764
mysql分頁問題和優(yōu)化的思路是什么
server層會調(diào)用innodb的接口，在innodb里的非主鍵索引中獲取到第0條數(shù)據(jù)對應(yīng)的主鍵id后，回表到主鍵索引中找到對應(yīng)的完整行數(shù)據(jù)，然后返回給server層，server層將其放到結(jié)果集中，返回給客戶端。...
2023-09-20 標(biāo)簽：Server數(shù)據(jù)庫MySQL 855
嵌入式C語言中的結(jié)構(gòu)是什么？
在介紹結(jié)構(gòu)之后，將看一下這個(gè)強(qiáng)大數(shù)據(jù)對象的一些重要應(yīng)用。然后將檢查C語言語法以聲明結(jié)構(gòu)。最后將簡要介紹數(shù)據(jù)對齊要求。可以通過簡單地重新排列其成員的順序來減小結(jié)構(gòu)的大小。...
2023-09-20 標(biāo)簽：傳感器存儲器嵌入式系統(tǒng)C語言ADC采樣 961
Mojo v3 FPGA板與16x2 LCD模塊是如何進(jìn)行連接的呢？
在本教程中，我們將使用Verilog HDL設(shè)計(jì)一個(gè)數(shù)字電路，該電路與基于HD44780 LCD控制器/驅(qū)動(dòng)芯片的通用LCD模塊連接。Mojo V3 FPGA板將用于實(shí)現(xiàn)設(shè)計(jì)。本文中使用的LCD模塊是1602A顯示器。...
2023-09-20 標(biāo)簽：FPGA設(shè)計(jì)LCD控制器多路復(fù)用器觸發(fā)器HDL語言 1548
怎樣使用Verilator進(jìn)行Verilog Lint呢？
FPGA設(shè)計(jì)是無情的，所以我們需要利用能獲得的任何軟件進(jìn)行檢查...
2023-09-20 標(biāo)簽：FPGA設(shè)計(jì)仿真器靜態(tài)分析macOS系統(tǒng)FPGA設(shè)計(jì)macOS系統(tǒng)SDL仿真器靜態(tài)分析 3243
為什么重采樣很重要？Pandas中重新采樣的關(guān)鍵問題解析
重采樣是時(shí)間序列分析中處理時(shí)序數(shù)據(jù)的一項(xiàng)基本技術(shù)。它是關(guān)于將時(shí)間序列數(shù)據(jù)從一個(gè)頻率轉(zhuǎn)換到另一個(gè)頻率，它可以更改數(shù)據(jù)的時(shí)間間隔，通過上采樣增加粒度，或通過下采樣減少粒度。...
2023-09-19 標(biāo)簽：轉(zhuǎn)換器物聯(lián)網(wǎng)數(shù)據(jù)處理python重采樣 3686
嵌入式C編程語言中的聯(lián)合數(shù)據(jù)對象
我們討論了嵌入式C中的結(jié)構(gòu)允許我們對不同數(shù)據(jù)類型的變量進(jìn)行分組，并將它們作為單個(gè)數(shù)據(jù)對象處理。...
2023-09-19 標(biāo)簽：接收器存儲器嵌入式系統(tǒng)C語言 917
在QEMU/aarch64上完成smart用戶態(tài)應(yīng)用的運(yùn)行并使用VSCode進(jìn)行調(diào)試
這里注意如果是linux平臺下需要先安裝解壓縮工具，下面為7zip的下載方式...
2023-09-18 標(biāo)簽：C++語言LINUX內(nèi)核Ubuntu系統(tǒng)RTThreadgdb調(diào)試器 2923
如何使用Verilog硬件描述語言描述時(shí)序邏輯電路？
時(shí)序邏輯電路的特點(diǎn)是輸出信號不僅與電路的輸入有關(guān)，還與電路原來的狀態(tài)有關(guān)。...
2023-09-17 標(biāo)簽：FPGA設(shè)計(jì)反相器D觸發(fā)器時(shí)序邏輯電路CLK 4178
為什么說Vivado是基于IP的設(shè)計(jì)？
Vivado是Xilinx公司2012年推出的新一代集成開發(fā)環(huán)境，它強(qiáng)調(diào)系統(tǒng)級的設(shè)計(jì)思想及以IP為核心的設(shè)計(jì)理念，突出IP核在數(shù)字系統(tǒng)設(shè)計(jì)中的作用。...
2023-09-17 標(biāo)簽：FPGA設(shè)計(jì)寄存器C語言RTLVivado 3063
看看兩個(gè)使用Verilog HDL設(shè)計(jì)的簡單電路
與非門的Verilog 描述如下圖所示，源程序文件的后綴為.v。...
2023-09-17 標(biāo)簽：D觸發(fā)器時(shí)序邏輯電路ModuleCLKVerilog語言 2476
Formal Verify形式驗(yàn)證的流程概述
Formal Verify，即形式驗(yàn)證，主要思想是通過使用數(shù)學(xué)證明的方式來驗(yàn)證一個(gè)修改后的設(shè)計(jì)和它原始的設(shè)計(jì)，在功能上是否等價(jià)。...
2023-09-15 標(biāo)簽：RTLSPECDFT設(shè)計(jì)HDL語言DFT設(shè)計(jì)HDL語言RTLSPEC形式驗(yàn)證 2214
什么是FPGA？FPGA現(xiàn)場可編程門陣列的綜合指南
現(xiàn)場可編程門陣列 (FPGA) 是可以在制造后進(jìn)行編程和重新編程以實(shí)現(xiàn)數(shù)字邏輯功能的半導(dǎo)體器件。...
2023-09-14 標(biāo)簽：鎖相環(huán)VHDL語言觸發(fā)器FPGA器件數(shù)字信號處理器 1892
vscode+pyocd+daplink調(diào)試瑞薩ra6m3步驟
拿到了瑞薩的ra6m3的板子，發(fā)現(xiàn)使用RT-Thread Stduio下載速度很慢，就想著搭建一個(gè)vscode的環(huán)境試試。...
2023-09-14 標(biāo)簽：RTOSpythonRT-Threadgcc編譯器gdb調(diào)試器RA6M3 2806
怎樣使用Python計(jì)算曲線的切點(diǎn)？
曲線是數(shù)學(xué)中的一個(gè)基本概念，它可以定義為一種平滑的、連續(xù)的、無限延展的函數(shù)圖像。...
如何用Python實(shí)現(xiàn)Vivado和ModelSim仿真自動(dòng)化？
我們在Windows系統(tǒng)下使用Vivado的默認(rèn)設(shè)置調(diào)用第三方仿真器比如ModelSim進(jìn)行仿真時(shí)，一開始仿真軟件都會默認(rèn)在波形界面中加載testbench頂層的信號波形...
2023-09-13 標(biāo)簽：二進(jìn)制仿真仿真器TCLModelSimpythonVivadoMODELSIM仿真 2533
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
