電子發(fā)燒友網(wǎng)>可編程邏輯>FPGA/ASIC技術(shù)>
FPGA/ASIC技術(shù)
電子發(fā)燒友本欄目為FPGA/ASIC技術(shù)專欄，內(nèi)容有fpga培圳資料、FPGA開發(fā)板、FPGA CPLD知識以及FPGA/ASIC技術(shù)的其它應(yīng)用等；是您學(xué)習(xí)FPGA/ASIC技術(shù)的好欄目。
新型集成數(shù)字解調(diào)器和JESD204B接口的超聲模擬前端
本文介紹了一種基于數(shù)字解調(diào)器和JESD204B接口的多通道超聲系統(tǒng)接收方案。該方案大量地降低了模擬前端(AFE)的輸出數(shù)據(jù)率，同時減少了模擬前端和數(shù)字電路之間的物理連線數(shù)目高達(dá)80%。另外，...
2017-11-16 標(biāo)簽：數(shù)字解調(diào)器 1723
Vivado Hls 設(shè)計分析（二）
在使用高層次綜合，創(chuàng)造高質(zhì)量的RTL設(shè)計時，一個重要部分就是對C代碼進(jìn)行優(yōu)化。Vivado Hls總是試圖最小化loop和function的latency，為了實(shí)現(xiàn)這一點(diǎn)，它在loop和function上并行執(zhí)行盡可能多的操作。比...
卷積神經(jīng)網(wǎng)絡(luò)訓(xùn)練過程中的SGD的并行化設(shè)計
前段時間一直在關(guān)注 CNN 的實(shí)現(xiàn)，查看了 caffe 的代碼以及 convnet2 的代碼。目前對單機(jī)多卡的內(nèi)容比較感興趣，因此特別關(guān)注 convnet2 關(guān)于 multi-GPU 的支持。 其中 cuda-convnet2 的項(xiàng)目地址發(fā)布在：...
2017-11-16 標(biāo)簽：cnn 3911
引導(dǎo)濾波的軟硬件協(xié)同加速器設(shè)計與實(shí)現(xiàn)
引導(dǎo)濾波算法被大量用于圖像處理領(lǐng)域中，在去雨雪、去霧、前景提取、圖像去噪、圖像增強(qiáng)、級聯(lián)采樣等方面有很好的處理效果。但是對于實(shí)時應(yīng)用，軟件實(shí)現(xiàn)難以滿足需要。提出了在SDSoC環(huán)...
2017-11-16 標(biāo)簽：FPGA加速器流數(shù)據(jù) 2069
彩色視頻增強(qiáng)算法關(guān)鍵技術(shù)FPGA實(shí)現(xiàn)
隨著視頻設(shè)備的高速發(fā)展，數(shù)字視頻相關(guān)應(yīng)用同樣發(fā)展迅速，如監(jiān)控設(shè)備、行車記錄儀以及手機(jī)等電子產(chǎn)品。而如今數(shù)字視頻圖像增強(qiáng)的算法層出不窮，由于算法的復(fù)雜程度比較高，很難滿足實(shí)...
2017-11-16 標(biāo)簽：FPGA 3110
適當(dāng)選擇電源優(yōu)先級以管理過沖
大部分實(shí)驗(yàn)室都把直流電源當(dāng)作恒壓/恒流(CV/CC)電源使用；記住，電源是一個回饋系統(tǒng)，可以實(shí)現(xiàn)特定參數(shù)的調(diào)節(jié)。在恒壓(constant voltage，CV)條件下，電源的回饋控制回路可以調(diào)節(jié)電壓。在恒流...
可編程FPGA以及SOC器件的四大系列組成及簡單介紹
賽靈思（Xilinx）現(xiàn)在擁有的成本優(yōu)化型All Programmable產(chǎn)品組合由四大系列組成：用于I/O優(yōu)化的Spartan-6 FPGA，用于I/O優(yōu)化并具備最高單位功耗性能的Spartan-7 FPGA，用于實(shí)現(xiàn)收發(fā)器優(yōu)化和擁有最高DSP帶...
基于Zynq平臺的EtherCAT主站方案實(shí)現(xiàn)
EtherCAT 是開放的實(shí)時以太網(wǎng)通訊協(xié)議，由德國倍福自動化有限公司研發(fā)。EtherCAT 具有高性能、低成本、容易使用等特點(diǎn)，目前在工業(yè)自動化領(lǐng)域有著廣泛的應(yīng)用。Zynq-7000是賽靈思公司（Xilinx）推...
【科普】常見的兩種串口通信
在串行通信中，數(shù)據(jù)通常是在兩個站之間傳送，按照數(shù)據(jù)在通信線路上的傳送方向可分為3種基本的傳送方式：單工、半雙工和全雙工。單工通信使用一根導(dǎo)線，信號的傳送方和接收方有明確的...
基于ARM與FPGA的便攜式GNSS信號采集回放系統(tǒng)設(shè)計
設(shè)計了一種基于ARM與FPGA的便攜式GNSS導(dǎo)航信號采集回放系統(tǒng)。該系統(tǒng)可采集復(fù)雜情況下的導(dǎo)航衛(wèi)星信號，并且增益可控，為導(dǎo)航接收機(jī)測試提供了特定的信號源。系統(tǒng)將導(dǎo)航衛(wèi)星信號經(jīng)射頻電路...
LTpowerPlanner：一種系統(tǒng)級電源架構(gòu)設(shè)計工具
現(xiàn)代電子系統(tǒng)的復(fù)雜度日益提高。在一塊系統(tǒng)板上，可能有大量電源軌和電源解決方案為很多不同的負(fù)載供電。在選擇或設(shè)計每個單獨(dú)的電源之前，系統(tǒng)硬件工程師首先需要了解系統(tǒng)的電源需求...
2017-11-16 標(biāo)簽： 2804
總線概述之AMBA總線
高級微控制器總線結(jié)構(gòu)Advanced Microcontroller Bus Architecture（AMBA）定義了高性能嵌入式微控制器的通信標(biāo)準(zhǔn)?？梢詫ISC處理器集成在其他IP芯核和外設(shè)中，它是有效連接IP核的“數(shù)字膠”，并且是...
卷積神經(jīng)網(wǎng)絡(luò)CNN圖解
之前在網(wǎng)上搜索了好多好多關(guān)于CNN的文章，由于網(wǎng)絡(luò)上的文章很多斷章取義或者描述不清晰，看了很多youtobe上面的教學(xué)視頻還是沒有弄懂，最后經(jīng)過痛苦漫長的煎熬之后對于神經(jīng)網(wǎng)絡(luò)和卷積有...
2017-11-16 標(biāo)簽：卷積神經(jīng)網(wǎng)絡(luò) 59394
嵌入式視覺需求增 影像傳感器設(shè)計考慮更復(fù)雜
隨著處理效能、內(nèi)存密度和系統(tǒng)整合度的提升，嵌入式視覺從傳統(tǒng)逐漸擴(kuò)增到新興應(yīng)用領(lǐng)域，市場規(guī)模在十年內(nèi)必有顯著增長。而伴隨著應(yīng)用領(lǐng)域越來越多元，影像傳感器系統(tǒng)在開發(fā)時，所需考...
深度神經(jīng)網(wǎng)絡(luò)的壓縮和正則化剖析
利用深度壓縮和DSD訓(xùn)練來提高預(yù)測精度。 深度神經(jīng)網(wǎng)絡(luò)已經(jīng)成為解決計算機(jī)視覺、語音識別和自然語言處理等機(jī)器學(xué)習(xí)任務(wù)的最先進(jìn)的技術(shù)。盡管如此，深度學(xué)習(xí)算法是計算密集型和存儲密集...
2017-11-16 標(biāo)簽：神經(jīng)網(wǎng)絡(luò) 2263
LabVIEW中定點(diǎn)數(shù)有什么用途？LabVIEW中定點(diǎn)數(shù)應(yīng)用解析
什么是定點(diǎn)數(shù) 顧名思義，在運(yùn)算中小數(shù)點(diǎn)始終不會發(fā)生移動的數(shù)就是定點(diǎn)數(shù)。對于定點(diǎn)數(shù)，我們定義了其一共占有的bit位數(shù)以及小數(shù)點(diǎn)的位置，不同格式的定點(diǎn)數(shù)可以表達(dá)的數(shù)據(jù)范圍和數(shù)據(jù)精...
2017-11-16 標(biāo)簽：LabVIEW 10461
基于FPGA的全新DSC并行譯碼器設(shè)計及理論
采用易于FPGA實(shí)現(xiàn)的歸一化最小和算法，通過選取合適的歸一化因子，將乘法轉(zhuǎn)化成移位和加法運(yùn)算。在高斯白噪聲信道下，仿真該譯碼算法得出最佳的譯碼迭代次數(shù)，并結(jié)合Xilinx XC7VX485T資源確...
賽靈思FPGA的可重配置加速特性被廣泛利用起來
作者：Karl Freund, Moor Insights Strategy 高級分析師 FPGA 特有的可重編程性可提供高性能和高靈活性，同時還能加速超大規(guī)模數(shù)據(jù)中心的創(chuàng)新 概述 數(shù)據(jù)類型復(fù)雜的工作負(fù)載加速，是超大規(guī)模云、電子...
2017-11-16 標(biāo)簽：FPGA 1675
采用新波形技術(shù)的LTE系統(tǒng)可以滿足未來5G業(yè)務(wù)需求？
將F(filter)-OFDM的框架應(yīng)用在傳統(tǒng)的LTE系統(tǒng)上。利用該新的波形技術(shù)，LTE系統(tǒng)可以支持更加靈活的參數(shù)配置，滿足未來5G豐富的業(yè)務(wù)需求。通過發(fā)射機(jī)子帶濾波器的設(shè)計，相鄰子帶間的帶外泄漏(...
大規(guī)模機(jī)器學(xué)習(xí)框架的四重境界
本篇主要針對volume大的數(shù)據(jù)時，使用機(jī)器學(xué)習(xí)來進(jìn)行數(shù)據(jù)處理過程中遇到的架構(gòu)方面的問題做一個系統(tǒng)的梳理。 有了GFS我們有能力積累海量的數(shù)據(jù)樣本，比如在線廣告的曝光和點(diǎn)擊數(shù)據(jù)，天然...
2017-11-16 標(biāo)簽：機(jī)器學(xué)習(xí) 1996
深鑒科技發(fā)布基于Xilinx的多場景人工智能服務(wù)方案
中國AI創(chuàng)業(yè)公司深鑒科技在北京舉行盛大的2017新品發(fā)布會，面向如火如荼的AI應(yīng)用集中推出五款基于賽靈思全可編程技術(shù)的自主研發(fā)的智能產(chǎn)品與深鑒深度學(xué)習(xí)開發(fā)軟件DNNDK，強(qiáng)勢參與人工智能...
FPGA差分信號緩沖的轉(zhuǎn)換（IBUFDS、IBUFGDS和OBUFDS）
IBUFDS、IBUFGDS和OBUFDS都是差分信號緩沖器，用于不同電平接口之間的緩沖和轉(zhuǎn)換。 IBUFDS是差分輸入的時候用; OBUFDS是差分輸出的時候用; IBUFGDS則是時鐘信號專用的輸入緩沖器。下面詳細(xì)說明。...
一步一步學(xué)用Tensorflow構(gòu)建卷積神經(jīng)網(wǎng)絡(luò)
本文主要和大家分享如何使用Tensorflow從頭開始構(gòu)建和訓(xùn)練卷積神經(jīng)網(wǎng)絡(luò)。這樣就可以將這個知識作為一個構(gòu)建塊來創(chuàng)造有趣的深度學(xué)習(xí)應(yīng)用程序了。在過去，我寫的主要都是傳統(tǒng)類的機(jī)器學(xué)習(xí)...
2017-11-16 標(biāo)簽：tensorflow卷積神經(jīng)網(wǎng)絡(luò) 4038
機(jī)器學(xué)習(xí)特征選擇常用算法
特征選擇 ( Feature Selection )也稱特征子集選擇( Feature Subset Selection , FSS ) ，或?qū)傩赃x擇( Attribute Selection ) ，是指從全部特征中選取一個特征子集，使構(gòu)造出來的模型更好。在機(jī)器學(xué)習(xí)的實(shí)際應(yīng)用中...
第4章 利用Petalinux工程工作
建立一個新的工程在從vivado中導(dǎo)出硬件描述文件后，下一步就是建立并初始化新的Petalinux工程。petalinux-create工具用于穿件基本工程目錄： petalinux-create - type project - -template CPU_NAME > - -name PROJEC...
2017-11-16 標(biāo)簽：Linux 1956
UltraScale– UltraScale FPGA中IODelay相比7Series FPGA的改變
IODelay是Xilinx FPGA IO結(jié)構(gòu)內(nèi)，一個很有用處的單元，至少從Spartan6/Virtex5時代開始，就已經(jīng)集成了這一技術(shù)，在很多高速接口互聯(lián)時，我們都可能找到IODelay的用武之地。在最新的Ultrascale系列FPGA中...
2017-11-16 標(biāo)簽：FPGA 6966
初學(xué)者必讀：卷積神經(jīng)網(wǎng)絡(luò)指南（一）
卷積神經(jīng)網(wǎng)絡(luò)聽起來像一個奇怪的生物學(xué)和數(shù)學(xué)的組合，但它是計算機(jī)視覺領(lǐng)域最具影響力的創(chuàng)新之一。2012年是卷積神經(jīng)網(wǎng)絡(luò)最流行的一年，因?yàn)锳lex Krizhevsky用它贏得當(dāng)年的ImageNet競爭（基本上...
2017-11-16 標(biāo)簽：卷積神經(jīng)網(wǎng)絡(luò) 1972
理解神經(jīng)網(wǎng)絡(luò)中的Dropout
dropout是指在深度學(xué)習(xí)網(wǎng)絡(luò)的訓(xùn)練過程中，對于神經(jīng)網(wǎng)絡(luò)單元，按照一定的概率將其暫時從網(wǎng)絡(luò)中丟棄。注意是暫時，對于隨機(jī)梯度下降來說，由于是隨機(jī)丟棄，故而每一個mini-batch都在訓(xùn)練不同...
2017-11-16 標(biāo)簽：神經(jīng)網(wǎng)絡(luò)Dropout 4230
了解神經(jīng)網(wǎng)絡(luò)，你需要知道的名詞都在這里
近日，Mate Labs 聯(lián)合創(chuàng)始人兼 CTO 在 Medium 上撰文《Everything you need to know about Neural Networks》，從神經(jīng)元到 Epoch，扼要介紹了神經(jīng)網(wǎng)絡(luò)的主要核心術(shù)語。 理解什么是人工智能，以及機(jī)器學(xué)習(xí)和深度...
2017-11-16 標(biāo)簽：神經(jīng)網(wǎng)絡(luò) 2568
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
