可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
在FPGA的開發(fā)過程中如何實現(xiàn)在應(yīng)用編程應(yīng)用功能
在FPGA中實現(xiàn)在應(yīng)用編程（In Application Pro—gramming，IAP）有兩種方法：一種是，在電路板上加外電路。例如用MCU或CPLD來接收配置數(shù)據(jù)，在被動串行（PS）模式下由外電路編程FPGA或是編程Flash器件（...
基于Actel Fusion系列FPGA器件實現(xiàn)遠程家電控制系統(tǒng)的設(shè)計
近年來，隨著人們對生活品質(zhì)的追求，每個家庭都越來越需要一個集控中心把家庭中的各種家電連接起來，并實現(xiàn)遠程訪問、控制以及自動監(jiān)測報警功能。網(wǎng)絡(luò)技術(shù)的發(fā)展使這一想法成為了現(xiàn)實...
2020-07-22 標(biāo)簽：FPGA控制器控制系統(tǒng) 1399
基于0．13微米CMOS工藝實現(xiàn)FPGA芯片存儲器模塊的設(shè)計
存儲單元采用圖2（a）所示的8管雙端口結(jié)構(gòu)，每個端口對應(yīng)一條的字線和一對位線。當(dāng)字線電位拉高時，對應(yīng)的兩個NMOS管打開，數(shù)據(jù)通過位線寫入或者讀出。作為ROM使用時，為了實現(xiàn)對存儲單...
基于CPLD的USB隔離技術(shù)實現(xiàn)通信接口的安全設(shè)計
大容量數(shù)據(jù)的高速傳輸是存儲技術(shù)的研究的熱點技術(shù)，而在工業(yè)環(huán)境的數(shù)據(jù)傳輸中抗干擾技術(shù)以及醫(yī)療設(shè)備對人身的安全也是目前研究的熱門課題，USB（Universal Serial Bus）是 “通用串行總線”。...
在FPGA設(shè)計中利用喇叭狀針鰭散熱器來提升散熱效果
要實現(xiàn)顯著的降溫效果，那么散熱片必須有足夠的表面面積，否則，如果表面積過小，散熱片就不能散發(fā)掉足夠的熱量。同時，如果散熱片表面積越大（其包含的引腳就越多），也就越難讓周圍...
利用FPGA設(shè)計技術(shù)降低功耗，如何實現(xiàn)設(shè)計解決方案
在90nm工藝時，電流泄漏問題對ASIC和FPGA都變得相當(dāng)嚴重。在65nm工藝下，這一問題更具挑戰(zhàn)性。為獲得更高的晶體管性能，必須降低閾值電壓，但同時也加大了電流泄漏。Xilinx公司在降低電流泄...
基于FPGA芯片XC3S2000實現(xiàn)衛(wèi)星信道模擬器的設(shè)計
1.信道的選?。弘姴ń?jīng)過反射、折射、散射等多條路徑傳播到達接收機后， 總信號的強度服從瑞利分布。同時由于接收機的移動及其他原因，信號強度和相位等特性又在起伏變化，故稱為瑞利衰...
基于FPGA的邏輯功能實現(xiàn)高速大容量存儲系統(tǒng)的設(shè)計
在測量技術(shù)中，高速數(shù)字攝像機所拍攝到的大量數(shù)字圖像需要高速、大容量的圖像存儲設(shè)備來實時快速地存儲。用傳統(tǒng)的磁帶方式來記錄數(shù)據(jù)，其效率和安全性不高；靜態(tài)存儲器讀寫方便，但是...
使用一個基于FPGA平臺實現(xiàn)不同工業(yè)以太網(wǎng)協(xié)議的設(shè)計方法
對于速度和實時性能要求非常高的協(xié)議，在硬件中以專用協(xié)議MAC的形式實現(xiàn)實時功能。而協(xié)議的其他功能由運行在嵌入式處理器中的軟件堆棧來完成，這些處理器可以是在 Cyclone III FPGA中實現(xiàn)的...
2020-07-21 標(biāo)簽：FPGA現(xiàn)場總線工業(yè)以太網(wǎng) 2441
基于FPGA實現(xiàn)四相絕對移相鍵控技術(shù)調(diào)制電路的設(shè)計
四相絕對移相鍵控（QPSK）技術(shù)以其抗干擾性能強、誤碼性能好、頻譜利用率高等優(yōu)點，廣泛應(yīng)用于數(shù)字通信系統(tǒng)。隨著超大規(guī)模集成電路的出現(xiàn)，F(xiàn)PGA在數(shù)字通信系統(tǒng)中的應(yīng)用日益廣泛，目前已...
基于FPGA器件和Libem開發(fā)環(huán)境實現(xiàn)SpaeeWire Codec接收端的時序設(shè)計
SpacewiTe是歐空局2003年提出的一種高速的、點對點、全雙工的串行總線網(wǎng)絡(luò)，面向空間應(yīng)用。它以IEEE 1355—1995和LVDS標(biāo)準為基礎(chǔ)，提供了一種通用接口標(biāo)準以簡化和規(guī)范不同設(shè)備之間的互連，對解...
基于FPGA實現(xiàn)UTOPIA LEVEL2接口時序的的發(fā)送和接收模塊設(shè)計
目前，在國內(nèi)外的應(yīng)用系統(tǒng)中，ATM功能和UTOPIA接口都由一些技術(shù)成熟的專用通信處理芯片來完成，如Motorola公司MPC866系列處理器等，成本較高，功能固定，靈活性較差；國外一些FPGA芯片設(shè)計廠商...
基于FPGA解決方案的SOPC技術(shù)實現(xiàn)二維條碼識別系統(tǒng)的設(shè)計
SOPC技術(shù)是一種基于FPGA解決方案的SOC，由美國Altera公司于2000年提出。基于SOPC平臺的開發(fā)結(jié)合了FPGA靈活可編程與片上。NioslI軟核處理器的用戶可配置等特點。在實現(xiàn)某功能時，通過在NiosII處理器...
基于XC3S400PQ208 FPGA芯片實現(xiàn)異步FIFO模塊的設(shè)計
隨著數(shù)字電子系統(tǒng)設(shè)計規(guī)模的擴大，一些實際應(yīng)用系統(tǒng)中往往含有多個時鐘，數(shù)據(jù)不可避免地要在不同的時鐘域之間傳遞。如何在異步時鐘之間傳輸數(shù)據(jù)，是數(shù)據(jù)傳輸中一個至關(guān)重要的問題，而...
FPGA技術(shù)的優(yōu)點和缺點，如何進行設(shè)計驗證
設(shè)計的復(fù)雜度并不是唯一的限制因素。Altera公司技術(shù)營銷高級經(jīng)理Phil Simpson指出，如果設(shè)計本身就需要大量數(shù)據(jù)來進行驗證，即使在塊的級別模擬也會變得不實用。他以視頻編解器為例說明這個...
Core I2C的原理及采用FPGA技術(shù)實現(xiàn)I2C IP核的設(shè)計
I2C（Inter Integrated Circuit）雙向二線制串行總線，是由飛利浦公司制定的。I2C總線是一個多主機的總線，使用串行數(shù)據(jù)線（SDA）和串行時鐘線（SCL）在總線上傳遞信息。每個器件都有一個唯一的識...
使用FPGA芯片系統(tǒng)可大幅降低使用網(wǎng)絡(luò)搜索的碳排放量
英國格拉斯哥大學(xué)稱，該?？茖W(xué)家通過使用現(xiàn)場可編程邏輯門陣列（FPGA）芯片系統(tǒng)，能夠以高出目前標(biāo)準處理器20倍的速度完成文檔檢索，可大幅降低使用網(wǎng)絡(luò)搜索的碳排放量，從而向構(gòu)建“綠...
CorePWM的原理及采用FPGA技術(shù)實現(xiàn)PWM IP核的設(shè)計
脈沖寬度調(diào)制（PWM） 是英文“Pluse Width Modulation”的縮寫，簡稱脈寬調(diào)制。它是利用微處理器的數(shù)字輸出來對模擬電路進行控制的一種非常有效的技術(shù)，根據(jù)相應(yīng)的載荷的變化來調(diào)制晶體管柵極...
可實現(xiàn)滿足電源預(yù)算要求的FPGA設(shè)計
隨著便攜和以電池供電的應(yīng)用快速增加，低功耗設(shè)計已成為延長電池壽命所不可或缺的任務(wù)。此外，在決定產(chǎn)品尺寸、重量、和效率時，功耗也扮演了重要角色。由于消費性電子的生命周期越來...
FPGA設(shè)計的安全性和技術(shù)保護的應(yīng)用設(shè)計
與開發(fā)成本很高的ASIC相比，F(xiàn)PGA可重復(fù)編程的性能正受到系統(tǒng)設(shè)計者的青睞。此外， FPGA的性能和功能也越來越強大，包括32位軟處理器、SERDES、DSP塊和高性能的接口。現(xiàn)在的低成本FPGA甚至可以...
基于FPGA器件實現(xiàn)數(shù)字下變頻器電路的設(shè)計
數(shù)字化中頻（DIF）頻譜分析儀在高中頻實現(xiàn)數(shù)字化處理，具有分析帶寬大、RBW小、測量時長短，可對復(fù)雜信號實施時—頻分析的功能，因而得到越來越廣泛的應(yīng)用。但由于現(xiàn)有的數(shù)字信號處理器...
采用低功耗可重編程解決方案的FPGA器件
當(dāng)然，并非所有的可編程邏輯技術(shù)都能很好地滿足低功耗要求。事實上，當(dāng)今市場某些所謂的“低功耗”器件的電流消耗高達30mA，這往往比對功率敏感的典型電池供電應(yīng)用所能容忍的耗電量高...
基于FPGA按鍵模式的分類和如何實現(xiàn)應(yīng)用設(shè)計
在FPGA系統(tǒng)設(shè)計中，按鍵是最常見的人機交互接口部件。在沒有微控制器參與的情況下，F(xiàn)PGA系統(tǒng)中按鍵的功能相對較弱，通?？梢詫存I抖動和按鍵處理結(jié)合起來統(tǒng)一考慮。關(guān)于按鍵的機械抖動...
易靈思推Trion Titanium FPGA，采用 “Quantum? 計算架構(gòu)”
Trion Titanium FPGA 是基于16納米工藝節(jié)點，并采用易靈思的 “Quantum? 計算架構(gòu)”。...
基于FPGA芯片實現(xiàn)水輪機組轉(zhuǎn)速測量系統(tǒng)的設(shè)計
隨著工業(yè)生產(chǎn)與科學(xué)技術(shù)的發(fā)展，大型水輪機組的自動化水平也在不斷提高。而這些設(shè)備一旦發(fā)生故障，將會給人們的生活和生命財產(chǎn)造成極大的威脅。因此，對其運行狀態(tài)進行監(jiān)測，及時發(fā)現(xiàn)...
2020-07-20 標(biāo)簽：FPGA芯片測量系統(tǒng) 1366
Altera Cyclone V FPGA器件可實現(xiàn)降低設(shè)計系統(tǒng)成本和功耗
在針對大批量應(yīng)用開發(fā)系統(tǒng)時，要考慮的一個重要因素是成本。有多個方面會影響總體擁有成本，而不僅僅是每個元器件的價格。這包括硅片的功耗要求、材料（BOM）總成本、設(shè)計和測試系統(tǒng)的...
針對不同的應(yīng)用和設(shè)計需求,FPGA器件的發(fā)展策略和方案
綜上所述，隨著系統(tǒng)設(shè)備功能要求的不斷增加，系統(tǒng)級芯片的設(shè)計愈趨復(fù)雜，并且在設(shè)計周期、靈活度和NRE成本等方面都面臨著更大的挑戰(zhàn)。這一趨勢使得FPGA器件在電路設(shè)計、產(chǎn)品設(shè)計和系統(tǒng)...
如何選擇和設(shè)計國產(chǎn)fpga芯片，將會面臨哪些挑戰(zhàn)
如果您對使用國產(chǎn)fpga芯片的電路板設(shè)計經(jīng)驗有限或沒有經(jīng)驗，那么在新項目中使用國產(chǎn)fpga芯片的前景令人擔(dān)憂 - 特別是如果國產(chǎn)fpga芯片是一個具有1000個引腳的大型模塊。繼續(xù)閱讀本文將幫助...
基于FPGA技術(shù)實現(xiàn)圖像增強數(shù)據(jù)的仿真實驗分析
Xilinx的Vivado中集成的圖像增強（Image Enhancement）IP可以有效降低圖像噪聲并增強圖像邊緣。該IP使用了2D濾波方式，可以在達到更好的圖像噪聲抑制同時，保留并增強圖像邊緣。...
FPGA內(nèi)部基于軟核處理器系統(tǒng)的應(yīng)用范圍
通常認為，SOPC是FPGA設(shè)計中的雞肋，“棄之可惜，食之無味”。誠然，SOPC一直不是FPGA的主流應(yīng)用設(shè)計，制約主要因素則是性能，因為作為處理器使用時，處理器主頻是其應(yīng)用范圍的瓶頸（SOPC的...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
