可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計(jì)應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語(yǔ)言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
如何使用Vivado在設(shè)備啟動(dòng)時(shí)進(jìn)行調(diào)試
了解如何使用Vivado在設(shè)備啟動(dòng)時(shí)及其周??圍進(jìn)行調(diào)試。 你也會(huì)學(xué)習(xí) 使用Vivado 2014.1中引入的Trigger at Startup功能來(lái)配置和預(yù)先安裝a 調(diào)試核心并觸發(fā)設(shè)備啟動(dòng)時(shí)或周圍的事件.........
Vivado激活基于服務(wù)器的許可證
了解如何使用新的激活許可為Vivado工具生成浮動(dòng)或基于服務(wù)器的許可證。 此外，了解如何查看，提供甚至將這些許可證返還給Xilinx...
集成媒體處理平臺(tái)與Zynq AP SoC如何通過(guò)云實(shí)現(xiàn)高性能
Cloudium Systems首席執(zhí)行官John Hickey演示了集成媒體處理平臺(tái)與Zynq All Programmable SoC的結(jié)合如何通過(guò)云實(shí)現(xiàn)高性能，安全的處理和PC質(zhì)量體驗(yàn)。...
時(shí)候?qū)⒏咔骞ぷ髁鬓D(zhuǎn)換為4K/8K工作流的TICO輕量級(jí)壓縮技術(shù)介紹
intoPIX的產(chǎn)品和營(yíng)銷經(jīng)理Jean-Baptiste Lorent描述了TICO輕量級(jí)壓縮，非常適合將高清工作流轉(zhuǎn)換為4K / 8K工作流。...
了解Xilinx的工作環(huán)境與感覺
了解在Xilinx工作的感受。員工提供有關(guān)我們的文化，工作環(huán)境和產(chǎn)生影響的機(jī)會(huì)的觀點(diǎn)。...
2019-01-08 標(biāo)簽：賽靈思 3065
Vivado 2014.1中的許可和激活概述
了解如何使用2014.1中引入的新激活許可為Vivado工具生成許可證。 另外，了解Vivado 2014.1中的許可更改如何影響您，以及如何在激活客戶端中使用新的Vivado License Manager...
如何使用Vivado Device Programmer創(chuàng)建和配置存儲(chǔ)設(shè)備
了解如何使用Vivado Device Programmer創(chuàng)建和配置配置存儲(chǔ)設(shè)備。 首先，我們將學(xué)習(xí)如何設(shè)置正確的比特流屬性并生成配置存儲(chǔ)器文件。...
NAB 2014：4K多畫面顯示器變換演示
Cube Vision Technologies董事長(zhǎng)Jed Dean詳細(xì)介紹了他們?cè)贜AB的三次演示，包括使用參考質(zhì)量4K多畫面顯示器進(jìn)行的1080i到4K上變換。...
NAB 2014：HEVC/H.265編碼器的演示
Vanguard Video首席執(zhí)行官Raul Diaz演示了他們最新的HEVC / H.265編碼器，該編碼器運(yùn)行在Xilinx FPGA上，可在極低功耗平臺(tái)上實(shí)現(xiàn)高質(zhì)量視頻壓縮。...
Virtex UltraScale VU095器件的演示
觀看Virtex?UltraScale?VU095器件的演示，其中GTY收發(fā)器具有32.75G短距離和28.21G背板操作，是實(shí)現(xiàn)下一代400G和500G有線網(wǎng)絡(luò)系統(tǒng)的理想選擇。...
2018-11-22 標(biāo)簽：賽靈思帶寬網(wǎng)絡(luò)系統(tǒng) 4245
Xilinx Tcl Store的基本介紹
在本視頻中，您將了解Xilinx Tcl Store，它是Tcl代碼的開源存儲(chǔ)庫(kù)。 Tcl Store為用戶提供了一種機(jī)制，可以為各種任務(wù)共享有用的腳本。...
UltraScale+ FPGA和MPSoC產(chǎn)品組合的價(jià)值介紹
賽靈思UltraScale + FPGA和MPSoC產(chǎn)品組合可以提供的價(jià)值遠(yuǎn)遠(yuǎn)超過(guò)以往工藝節(jié)點(diǎn)進(jìn)步所帶來(lái)的價(jià)值。與28nm 7系列器件相比較而言，UltraScale +產(chǎn)品組合可以提供高達(dá)2-5倍的系統(tǒng)級(jí) - 瓦性能比（每瓦性能...
首個(gè)采用可編程邏輯器件的Gen3 x16 PCI Express解決方案介紹
該視頻重點(diǎn)介紹了首個(gè)采用可編程邏輯器件構(gòu)建的Gen3 x16 PCI Express解決方案，并在4/2016研討會(huì)上通過(guò)了PCI SIG一致性測(cè)試。...
如何為UltraScale+設(shè)計(jì)增加額外的安全性
了解如何為UltraScale +設(shè)計(jì)添加額外的安全級(jí)別。 該視頻演示了如何防止差分功耗分析（DPA），以在比特流配置之上增加額外的安全性。...
如何防止UltraScale+的差分功耗分析
了解如何為UltraScale +設(shè)計(jì)添加額外的安全級(jí)別。 該視頻演示了如何防止差分功耗分析（DPA），以在比特流配置之上增加額外的安全性。...
XPE for UltraScale和UltraScale+器件的邏輯和信號(hào)功率估計(jì)
了解XPE for UltraScale和UltraScale +器件的關(guān)鍵精度改進(jìn)之一。 從XPE 2015.4開始，將“扇出”邏輯表示替換為“路由復(fù)雜度”算法，以解決邏輯與信號(hào)之間的功率相關(guān)性問(wèn)題。...
Xilinx RFSoC技術(shù)如何減少占位面積和功耗，提高硬件靈活性
該視頻展示了16nm FinFet器件的性能，并討論了Xilinx RFSoC技術(shù)如何減少占位面積和功耗，同時(shí)提高下一代無(wú)線電和RF通信系統(tǒng)的硬件靈活性。...
如何使用Vivado System Generator for DSP進(jìn)行以太網(wǎng)硬件協(xié)同仿真
了解如何使用Vivado System Generator for DSP進(jìn)行點(diǎn)對(duì)點(diǎn)以太網(wǎng)硬件協(xié)同仿真。 System Generator提供硬件協(xié)同仿真，可以將FPGA中運(yùn)行的設(shè)計(jì)直接整合到Simulink仿真中。...
Virtex UltraScale+ FPGA VCU110開發(fā)套件的特點(diǎn)性能演示
查看Virtex UltraScale + FPGA VCU110開發(fā)套件，該套件具有完美的開發(fā)環(huán)境，可用于評(píng)估尖端的Virtex UltraScale All Programmable FPGA。...
UltraScale+中的最低核心電壓產(chǎn)品，選擇性能提高50％
展示UltraScale +產(chǎn)品系列中最低的核心電壓產(chǎn)品，與7系列器件相比，每瓦特性能提升2.4倍。 Vlow選項(xiàng)使客戶能夠選擇性能提高50％，性能提升1.2倍，大型設(shè)備提高2倍或高1.6倍...
在100Gbps每秒可編程包處理系統(tǒng)中實(shí)現(xiàn)無(wú)中斷升級(jí)
本視頻演示了一個(gè)SDNet環(huán)境生成的每秒100Gbps的可編程包處理系統(tǒng)中所實(shí)現(xiàn)的“無(wú)中斷”升級(jí)...
2018-11-23 標(biāo)簽：賽靈思可編程處理系統(tǒng) 3040
如何操作Xilinx功耗估算器
了解如何使用可用工具在UltraScale器件上執(zhí)行功耗分析，以及如何估算從7系列FPGA遷移的設(shè)計(jì)的功耗。 還要了解如何操作Xilinx功耗估算器。...
Xilinx VC730 OTN測(cè)試開發(fā)平臺(tái)
了解Xilinx的VC730 OTN測(cè)試開發(fā)平臺(tái)，適用于從1到400G的所有OTN應(yīng)用的快速開發(fā)。...
解如何訪問(wèn)和執(zhí)行UltraFAST設(shè)計(jì)方法檢查表
了解如何訪問(wèn)和執(zhí)行UltraFAST設(shè)計(jì)方法檢查表，以確保您的設(shè)計(jì)和設(shè)計(jì)環(huán)境針對(duì)Vivado設(shè)計(jì)套件進(jìn)行了優(yōu)化。 清單突出了UG949中提出的許多建議.........
2018-11-23 標(biāo)簽：賽靈思設(shè)計(jì)優(yōu)化 2636
采用FPGA進(jìn)行高帶寬有線通信中光互聯(lián)
系統(tǒng)設(shè)計(jì)人員利用FPGA與各種不同的可插拔光學(xué)接口通信，包括傳統(tǒng)的千兆以太網(wǎng)模塊到最新的400G以太網(wǎng)配置等。因此，您如何知道您想使用的光學(xué)器件是否在基于FPGA的 設(shè)計(jì)中正常工作呢？歡...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
