可編程邏輯

提供權(quán)威的PLD及可編程邏輯器件設(shè)計(jì)應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。

基于FPGA的超級電容均壓及充放電設(shè)計(jì)方案

由于超級電容器單體性能參數(shù)的離散性，當(dāng)多個(gè)單體串聯(lián)組成電容器組時(shí)，在充放電過程中容易造成過充或過放現(xiàn)象，嚴(yán)重危害超級電容器的使用壽命。文中提出以FPGA為檢測、控制單元，對電...

2018-02-28 標(biāo)簽：FPGA 超級電容 FPGA 串聯(lián)均壓超級電容 5580

英特爾發(fā)售業(yè)內(nèi)首款基于58G PAM4 技術(shù)的FPGA

英特爾宣布開始發(fā)售英特爾? Stratix? 10 TX FPGA ，這也是業(yè)內(nèi)唯一一款采用 58G PAM4 收發(fā)器技術(shù)的現(xiàn)場可編程門陣列 (FPGA)。通過將 FPGA 與 58G PAM4 技術(shù)相結(jié)合，英特爾 Stratix 10 TX FPGA 可提供比傳統(tǒng)解...

2018-02-27 標(biāo)簽：FPGA 英特爾 2218

針對Linux BSP開發(fā)的Petalinux，如何實(shí)現(xiàn)硬件工程導(dǎo)入

本實(shí)驗(yàn)工程將介紹如何利在賽靈思異構(gòu)多處理器產(chǎn)品系列 Zynq UtralScale+ MPSoC ZCU102 嵌入式評估板上實(shí)現(xiàn)多個(gè) UIO，同時(shí)借助賽靈思的工具完成硬件工程和 linux BSP 的開發(fā)，最后通過測試應(yīng)用程序完...

2018-02-27 標(biāo)簽：FPGA Linux Xilinx 18897

系統(tǒng)演示平臺便于快速進(jìn)行原型制作與評估

SDP上提供ADI公司系列產(chǎn)品的元件和實(shí)驗(yàn)室電路評估板，并隨時(shí)更新。由于之前使用過該平臺，對其有一定的認(rèn)知，用戶很容易在熟悉的環(huán)境中評估新類別的元件。SDP連接至FPGA評估與原型制作平...

2018-03-21 標(biāo)簽：SDP 1942

西門子S7-200PLC內(nèi)存結(jié)構(gòu)分析

這個(gè)EEPROM存儲(chǔ)器存放程序的地方對我們來說不必太深究，但有一塊特殊的區(qū)域我們要知道，以后編程可能會(huì)用的到。就是EEPROM存儲(chǔ)器除了存儲(chǔ)程序以外，還留了一塊區(qū)域，專門用來存放我們PL...

2018-06-04 標(biāo)簽：西門子 S7-200PLC 西門子 6015

Barefoot：可編程交換技術(shù)將在5G網(wǎng)絡(luò)發(fā)展中發(fā)揮作用

“隨著運(yùn)營商從分組核心過渡到移動(dòng)核心，網(wǎng)絡(luò)運(yùn)營商采用可編程交換技術(shù)的可能性將會(huì)逐步提高?！盉arefoot產(chǎn)品與戰(zhàn)略副總裁Ed Doe表示，“我們將交換機(jī)的延遲降低到了毫微秒，而不是毫秒。...

2018-06-29 標(biāo)簽：可編程邏輯 5G 1591

FPGA的FIFO實(shí)現(xiàn)過程

FIFO隊(duì)列有兩個(gè)位置指示指針。一個(gè)是寫指針，指向隊(duì)列的第一個(gè)存儲(chǔ)單元。一個(gè)讀指針，指向隊(duì)列的最后一個(gè)存儲(chǔ)單元。當(dāng)有寫命令的時(shí)候，數(shù)據(jù)寫入寫指針指向的存儲(chǔ)單元，然后指針加一。...

2018-06-29 標(biāo)簽：FPGA 仿真 fifo 16144

Xilinx不同F(xiàn)PGA集成的GTx及性能

GTx接收和發(fā)送方向均由PCS和PMA兩部分組成，PCS提供豐富的物理編碼層特性，如8b/10b編碼等；PMA部分為模擬電路，提供高性能的串行接口特性，如預(yù)加重與均衡。...

2018-06-29 標(biāo)簽：FPGA Xilinx GTX 11450

Xilinx支持Serial RapidIO Gen2核可應(yīng)用在Rapid IO交換設(shè)計(jì)中

Rapid IO協(xié)議由于無主機(jī)，且各設(shè)備之間可以并行交換信息，所以廣泛應(yīng)用于對交換速率要求高，且交互復(fù)雜的應(yīng)用中。Xilinx現(xiàn)在有支持Serial RapidIO Gen2的核，可以應(yīng)用在此場景中，但Xilinx 的 Rap...

2018-06-29 標(biāo)簽：Xilinx 可編程邏輯 IO端口 Xilinx 可編程邏輯 8568

FPGA設(shè)計(jì)過程中定點(diǎn)小數(shù)計(jì)算要注意些什么

兩個(gè)FIX_32_30相乘得到的數(shù)據(jù)是 FIX_64_60，我們發(fā)現(xiàn)這個(gè)結(jié)果最大值為-1~+1，所以只需要保留兩位整數(shù)位即可（其中一位為符號位）即通過截位使其變成FIX_32_30，所以 temp 為 sin*cos [61:20]。...

2018-06-28 標(biāo)簽：FPGA 可編程邏輯 2528

FPGA設(shè)計(jì)的創(chuàng)新調(diào)試手段

EXOSTIV Probe從各方面都優(yōu)于傳統(tǒng)調(diào)試方案，它支持Xilinx所有系列，采用高速SerDes接口實(shí)現(xiàn)數(shù)據(jù)采集和通信，EXOSTIV Probe能夠采集多達(dá)32768個(gè)內(nèi)部信號節(jié)點(diǎn)，此外EXOSTIV IP提供動(dòng)態(tài)多路復(fù)用控制功能，...

2018-06-28 標(biāo)簽：FPGA 硬件調(diào)試 2240

Xilinx基于ARM的Zynq-7000和Zynq UltraScale+ MPSoC及RFSoC器件是否存在安全漏洞

本文試圖搞清楚在 Xilinx 基于 ARM 的 Zynq-7000、Zynq UltraScale+ MPSoC 和 Zynq UltraScale+ RFSoC 器件中是否存在任何漏洞。...

2018-06-28 標(biāo)簽：ARM soc Xilinx 3178

數(shù)字信號處理架構(gòu)下FPGA，ARM，DSP的對比

信號處理系統(tǒng)一般不單單是模擬信號或者數(shù)字信號，一般兩者都會(huì)有。信號的處理關(guān)注的是信號以及信號所包含的信息的表示、變換及運(yùn)算。...

2018-03-21 標(biāo)簽：dsp FPGA ARM 數(shù)字信號處理 5462

SDSoC開發(fā)環(huán)境為機(jī)器視覺提供強(qiáng)大的工具

開發(fā)機(jī)器視覺系統(tǒng)通常需要大量的時(shí)間來設(shè)計(jì)能執(zhí)行所有重要圖像采集及處理功能的電子產(chǎn)品。通常需要兩年多的時(shí)間，這會(huì)給攝像機(jī)及系統(tǒng)制造商的上市進(jìn)程與產(chǎn)品規(guī)劃帶來不利影響。...

2018-06-26 標(biāo)簽：機(jī)器視覺 SDSoC 1207

通過Xilinx FFT IP核的使用實(shí)現(xiàn)OFDM

由于OFDM接收機(jī)中大多是數(shù)據(jù)串并轉(zhuǎn)換后的連續(xù)低速并行數(shù)據(jù)流輸入FFT，故這里采用流水線結(jié)構(gòu)。之后根據(jù)OFDM子載波數(shù)選擇變換長度。該IP核僅支持50MHZ采樣率數(shù)據(jù)的流水線處理，如果數(shù)高速通信...

2018-06-26 標(biāo)簽：FPGA ofdm Xilinx 2528

FPGA工程開發(fā)中仿真的重要性

很多初學(xué)者入門FPGA的時(shí)候所學(xué)習(xí)的編程例子都是很簡單的，比如流水燈、數(shù)碼管點(diǎn)亮之類的。這種入門級別的例子有個(gè)特點(diǎn)，代碼量少，邏輯簡單，分析容易。而且大家剛開始都是照著書本抄...

2018-06-26 標(biāo)簽：FPGA 仿真 3677

AXI STREAM FIFO如何設(shè)置雙時(shí)鐘

IP核的全稱是： AXI4-STREAM FIFO 設(shè)置注意事項(xiàng)：一定要選擇異步時(shí)鐘，也就是雙時(shí)鐘，如下：關(guān)于其他配置： TLAST 一般要選擇的，作為邊界界定。其他可以不選。深度不必太深，因?yàn)橹黄鸬酱┰?..

2018-03-26 標(biāo)簽：異步時(shí)鐘 5983

Xilinx IP核配置,一步一步驗(yàn)證Xilinx Serdes GTX最高8.0Gbps

之前用serdes一直都是跑的比較低速的應(yīng)用，3.125Gbps，按照官方文檔一步一步來都沒出過什么問題，這次想驗(yàn)證一下K7系列GTX最高線速8Gbps，看看xilinx的FPGA是不是如官方文檔所說。...

2018-03-26 標(biāo)簽：FPGA Xilinx IP核 11633

Xilinx FPGA中SRL原理

基于SRL16的分布式RAM不再支持V5、S6和V6等器件，但是SRL16是所有XIlinx器件都支持的，并且在設(shè)計(jì)中應(yīng)用非常頻繁，因此可通過調(diào)用原語的方法來調(diào)用SRL16E甚至SRL32E來實(shí)現(xiàn)原來ISE分布式RAM IP核的設(shè)...

2018-05-05 標(biāo)簽：FPGA Xilinx FPGA SRL Xilinx 7929

雙口RAM概述及Vivado RAM IP核應(yīng)用

雙口RAM概述雙口RAM（dual port RAM）在異構(gòu)系統(tǒng)中應(yīng)用廣泛，通過雙口RAM，不同硬件架構(gòu)的芯片可以實(shí)現(xiàn)數(shù)據(jù)的交互，從而實(shí)現(xiàn)通信。...

2018-03-21 標(biāo)簽：Vivado Vivado 雙口RAM 14488

FPGA基礎(chǔ)知識之IIC協(xié)議讀寫解析

很多數(shù)字傳感器、數(shù)字控制的芯片（DDS、串行ADC、串行DAC）都是通過IIC總線來和控制器通信的。不過IIC協(xié)議仍然是一種慢速的通信方式，標(biāo)準(zhǔn)IIC速率為100kbit/s，快速模式速率為400kbit/s。本文致力...

2018-05-05 標(biāo)簽：FPGA IIC協(xié)議 9016

淺談UART通信協(xié)議 UART接收數(shù)據(jù)時(shí)序設(shè)計(jì)

UART通信的一幀一般由11到12位數(shù)據(jù)組成。1bit的起始位，檢測為低電平表示數(shù)據(jù)開始傳輸；緊接著8bits的數(shù)據(jù)；然后是1bit的奇偶校驗(yàn)位，可以是奇校驗(yàn)或者偶校驗(yàn)；最后是1bit或2bits的停止位，必須...

2018-05-05 標(biāo)簽：FPGA uart 9174

一種可選的PLC編程方法，支持機(jī)械工程的模塊化

博世力士樂在他的伺服驅(qū)動(dòng)器IndraDrive上擴(kuò)展了軌跡運(yùn)動(dòng)控制功能模塊 “SMC for IndraDrive”。這意味著，現(xiàn)在博世力士樂的多軸系統(tǒng)在編程與調(diào)試環(huán)節(jié)所需要的時(shí)間大大減少了。作為一種可選的...

2018-06-25 標(biāo)簽：plc 可編程邏輯模塊化 2537

NVIDIA GPU抑制登革熱立大功

登革熱所導(dǎo)致的斷骨熱，正如其名令人痛苦難耐，每年有數(shù)億人受害，甚至有2萬多人喪命，但科羅拉多大學(xué)(Colorado State University)研究團(tuán)隊(duì)利用NVIDIA Tesla圖形處理器(GPU)，可望打擊這個(gè)無藥可救的...

2018-06-14 標(biāo)簽：NVIDIA gpu 圖形處理器 1016

PLC很難學(xué) PLC怎么學(xué)容易

除了要有編程環(huán)境外，就需要有工程范例。其實(shí)工程范例很容易獲得，我們可以找任意一本描述電動(dòng)機(jī)控制的書籍，把其中所有的各種控制電動(dòng)機(jī)的方式，當(dāng)然是用繼電器和接觸器構(gòu)成的，我們...

2018-04-17 標(biāo)簽：plc IEC61131 plc 25911

FPGA與CPLD特性對比哪類器件更適合你

PLD和FPGA都是由邏輯陣列模塊構(gòu)成的，但是CPLD LAB基于乘積和宏單元，而FPGA LAB使用基于LUT的邏輯單元。CPLD LAB圍繞中心全局互連排列，隨著器件中邏輯數(shù)量的增加，呈指數(shù)增長。...

2018-04-17 標(biāo)簽：FPGA cpld 3761