可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計(jì)應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
沒有直接可用的Pmod驅(qū)動(dòng)？傳授你一招填坑秘籍
為了實(shí)現(xiàn)這一點(diǎn)我們需要閱讀官方的Pmod接口標(biāo)準(zhǔn)文檔來確保SPI管腳與Pmod橋輸入管腳之間正確的映射。...
2018-01-17 標(biāo)簽：賽靈思Pmod驅(qū)動(dòng)傳感模塊賽靈思 9790
vhdl按鍵控制數(shù)碼管顯示
本文主要介紹了vhdl按鍵控制數(shù)碼管顯示。利用VHDL來實(shí)現(xiàn)程序控制有這些優(yōu)點(diǎn)：VHDL支持自頂至下的和基于庫的設(shè)計(jì)方法，而且支持同步電路、異步電路、現(xiàn)場(chǎng)可編程門陣列器件FPGA以及其他隨機(jī)...
fpga按鍵控制數(shù)碼管顯示
本文主要介紹了fpga按鍵控制數(shù)碼管顯示程序設(shè)計(jì)。數(shù)碼管是由多個(gè)發(fā)光二極管封裝在一起組成“8”字型的器件，引線已在內(nèi)部連接完成，只需引出它們的各個(gè)筆劃，公共電極。下面我們來了解...
開關(guān)控制數(shù)碼管的VHDL程序的設(shè)計(jì)與實(shí)現(xiàn)
本文主要介紹了開關(guān)控制數(shù)碼管的VHDL程序的設(shè)計(jì)與實(shí)現(xiàn)。VHDL是一種應(yīng)用廣泛的硬件描述語言，設(shè)計(jì)者可以通過它編寫代碼，通過模擬器仿真驗(yàn)證其功能，完成邏輯綜合與邏輯優(yōu)化，最后通過下...
2018-01-15 標(biāo)簽：數(shù)碼管vhdlvhdl開關(guān)控制數(shù)碼管 12376
fpga數(shù)字鐘介紹_fpga數(shù)字鐘設(shè)計(jì)
數(shù)字鐘實(shí)際上是一個(gè)對(duì)標(biāo)準(zhǔn)頻率（1HZ）進(jìn)行計(jì)數(shù)的計(jì)數(shù)電路。由于計(jì)數(shù)的起始時(shí)間不可能與標(biāo)準(zhǔn)時(shí)間（如北京時(shí)間）一致，故需要在電路上加一個(gè)校時(shí)電路，同時(shí)標(biāo)準(zhǔn)的1HZ時(shí)間信號(hào)必須做到準(zhǔn)確...
fpga介紹_fpga芯片系統(tǒng)結(jié)構(gòu)圖
。FPGA芯片主要由7部分完成，分別為：可編程輸入輸出單元、基本可編程邏輯單元、完整的時(shí)鐘管理、嵌入塊式RAM、豐富的布線資源、內(nèi)嵌的底層功能單元和內(nèi)嵌專用硬件模塊。...
依托面向接口編程開發(fā)思想，聚焦LED通用設(shè)計(jì)
面向通用接口的編程使得應(yīng)用程序與具體硬件無關(guān)，可以很容易地實(shí)現(xiàn)跨平臺(tái)復(fù)用。但究其本質(zhì)如何，具體是怎樣實(shí)現(xiàn)的呢？...
光學(xué)以太網(wǎng)互操作性介紹
Steve Leibson ， Xilinx 戰(zhàn)略市場(chǎng)營銷和商業(yè)規(guī)劃總監(jiān) 我剛剛參加完在阿納海姆舉行的 OFC/NFOEC 會(huì)議，期間每天的所有議題都是高速光纖通信。在展會(huì)上，我在三個(gè)不同的展臺(tái)觀摩了三場(chǎng)不同的 100...
2018-01-12 標(biāo)簽：以太網(wǎng) 1393
Brech發(fā)表演講指出：效率和成本控制對(duì)數(shù)據(jù)中心至關(guān)重要
Brad Brech 是 IBM 公司的一名杰出工程師，也是 3 月 5 日加利福尼亞州圣克拉拉市舉行的國際質(zhì)量電子設(shè)計(jì)研討會(huì)（ ISQED ）的三位主題演講人之一。他的題為《數(shù)據(jù)中心 Smarter Computing （更智能計(jì)算...
2018-01-12 標(biāo)簽：數(shù)據(jù) 1588
LCD電路及高速ADC+FPGA+ DSP的設(shè)計(jì)方案介紹
隨著人們生活水平的提高，公路上的私家車輛也增多了，但隨之帶來的問題就是交通事故發(fā)生率居高不下，嚴(yán)重危害著人們的生命安全。文中就如何預(yù)防交通事故發(fā)生，研究設(shè)計(jì)一種響應(yīng)迅速、...
基于Verilog HDL的一種絕對(duì)值編碼器實(shí)時(shí)讀出算法案例詳解
光電編碼器是通過光電轉(zhuǎn)換將輸出軸上的機(jī)械幾何位移量轉(zhuǎn)換成一串脈沖或數(shù)字量的傳感器。在電機(jī)伺服控制系統(tǒng)中，它與電機(jī)同軸連接，常用來測(cè)量電機(jī)轉(zhuǎn)子的速度和位置[1]。近年來，隨著研...
2018-01-12 標(biāo)簽：編碼器 8868
設(shè)計(jì)FPGA系統(tǒng)時(shí)通常需要考慮的問題分析
許多工程師認(rèn)為，只要定義了 FPGA 的功能，工作就算完成了。但實(shí)際上將 FPGA 插入 PCB 時(shí)也會(huì)面臨一系列挑戰(zhàn)。 對(duì)于許多工程師和項(xiàng)目經(jīng)理來說，在 FPGA 中實(shí)現(xiàn)功能并實(shí)現(xiàn)時(shí)序收斂是主要目標(biāo)，...
2018-01-12 標(biāo)簽：FPGA 3152
運(yùn)行中配置轉(zhuǎn)換長度的并行FFT（PFFT）設(shè)計(jì)介紹
超高速快速傅里葉變換（FFT）內(nèi)核是任何實(shí)時(shí)頻譜監(jiān)測(cè)系統(tǒng)的必要組成部分。隨著各頻段無線設(shè)備數(shù)量的迅速增長，系統(tǒng)必須相應(yīng)加強(qiáng)對(duì)帶寬的監(jiān)測(cè)。因此，這些系統(tǒng)需要以更快的速度將時(shí)域轉(zhuǎn)...
2018-01-12 標(biāo)簽：FFT 4217
基于System Verilog的可重用驗(yàn)證平臺(tái)設(shè)計(jì)及驗(yàn)證結(jié)果分析
采用System Verilog語言設(shè)計(jì)了一種具有層次化結(jié)構(gòu)的可重用驗(yàn)證平臺(tái)，該平臺(tái)能夠產(chǎn)生各種隨機(jī)、定向、錯(cuò)誤測(cè)試向量，并提供功能覆蓋率計(jì)算。將驗(yàn)證平臺(tái)在Synopsys公司的VCS仿真工具上運(yùn)行，并...
2018-01-12 標(biāo)簽：數(shù)據(jù) 3393
基于 FPGA 客戶端的分布式計(jì)算網(wǎng)絡(luò)設(shè)計(jì)
高校和私企正在應(yīng)用分布式平臺(tái)，而不是安裝速度更快、耗電更大的超級(jí)計(jì)算機(jī)來解決日益復(fù)雜的科學(xué)算法，針對(duì)SETI@home 這樣的項(xiàng)目，他們則使用數(shù)以千計(jì)的個(gè)人計(jì)算機(jī)來計(jì)算它們的數(shù)據(jù)。[...
2018-01-12 標(biāo)簽：FPGA 1792
在Zynq SoC上實(shí)現(xiàn)裸機(jī)（無操作系統(tǒng)）軟件應(yīng)用方案
Zynq?-7000 All Programmable SoC在單個(gè)器件上實(shí)現(xiàn)了ARM處理功能與FPGA邏輯獨(dú)特的組合，因此需要雙重的配置過程，同時(shí)需要考慮處理器系統(tǒng)和可編程邏輯。工程師會(huì)發(fā)現(xiàn)，其配置順序與傳統(tǒng)的賽靈思...
2018-01-12 標(biāo)簽：Zynq 6870
賽靈思實(shí)現(xiàn)從FPGA器件到All Programmable 提供商的戰(zhàn)略轉(zhuǎn)型
作為可編程FPGA的發(fā)明者，F(xiàn)abless半導(dǎo)體業(yè)務(wù)模式的首創(chuàng)者，從1984年創(chuàng)立至今，賽靈思一直都是行業(yè)的創(chuàng)新先鋒企業(yè)。29年來，賽靈思在可編程技術(shù)和產(chǎn)品上，實(shí)現(xiàn)了一次又一次突破，引領(lǐng)了全球...
利用MMCM實(shí)現(xiàn)多芯片相位對(duì)齊的串行收發(fā)器糾偏方法
在一些特定的應(yīng)用場(chǎng)景下，需要支持單板內(nèi)多芯片串行收發(fā)器糾偏。要求各接收/發(fā)送機(jī)輸入/出的數(shù)據(jù)相位差很小，比如250pS。為了達(dá)到該技術(shù)指標(biāo)要求，必須使用多通道相位對(duì)齊技術(shù)、輸入輸...
2018-01-12 標(biāo)簽：串行收發(fā)器 3706
賽靈思業(yè)界20nm技術(shù)首次投片標(biāo)志著UltraScale架構(gòu)時(shí)代來臨
在28nm技術(shù)突破的基礎(chǔ)上，賽靈思又宣布推出基于20nm節(jié)點(diǎn)的兩款業(yè)界首創(chuàng)產(chǎn)品。賽靈思是首家推出20nm商用芯片產(chǎn)品的公司。此外，該新型器件也是賽靈思將向市場(chǎng)推出的首款采用UltraScale技術(shù)（...
2018-01-12 標(biāo)簽：Xilinx 1140
Xilinx Vivado HLS中Floating-Point（浮點(diǎn)）設(shè)計(jì)介紹
盡管通常Fixed-Point（定點(diǎn)）比Floating-Point（浮點(diǎn)）算法的FPGA實(shí)現(xiàn)要更快，且面積更高效，但往往有時(shí)也需要Floating-Point來實(shí)現(xiàn)。這是因?yàn)镕ixed-Point有限的數(shù)據(jù)動(dòng)態(tài)范圍，需要深入的分析來決定整個(gè)...
新手的FPGA學(xué)習(xí)必備的四個(gè)基礎(chǔ)知識(shí)詳解
FPGA 已成為現(xiàn)今的技術(shù)熱點(diǎn)之一，無論學(xué)生還是工程師都希望跨進(jìn)FPGA的大門。網(wǎng)絡(luò)上各種開發(fā)板、培訓(xùn)班更是多如牛毛，仿佛在告訴你不懂FPGA你就OUT啦。那么我們要玩轉(zhuǎn)FPGA必須具備哪些基礎(chǔ)知...
2018-01-12 標(biāo)簽：FPGA 44610
FPGA開發(fā)流程詳細(xì)解析
1. FPGA 開發(fā)流程： 電路設(shè)計(jì)與設(shè)計(jì)輸入 ；仿真驗(yàn)證：利用Xilinx集成的仿真工具足矣 ；邏輯綜合：利用XST(Xilinx Synthesis Tool)工具 ；布局布線：利用Xilinx的Implementation Tool工具 ；FPGA配置下載：利用...
2018-01-12 標(biāo)簽：FPGA 10839
基于Zynq SoC架構(gòu)在器件的可編程邏輯內(nèi)構(gòu)建外設(shè)來加快處理速度
Zynq SoC架構(gòu)的主要優(yōu)勢(shì)之一就是能夠通過在器件的可編程邏輯內(nèi)構(gòu)建外設(shè)來加快處理速度。 這是Adam Taylor 計(jì)劃編寫的Zynq-7000 All Programmable SoC實(shí)際操作教程系列的第三部分。前兩部分教程分別刊登...
可以加快硅前驗(yàn)證過程的FPGA調(diào)試技術(shù)，你知道哪些呢？
隨著基于FPGA進(jìn)行原型設(shè)計(jì)的復(fù)雜性不斷增加，市場(chǎng)對(duì)更好調(diào)試技術(shù)的需求也日益增加。FPGA原型設(shè)計(jì)可用于驗(yàn)證、早期軟件開發(fā)、概念證明等，因此變得非常重要。它的主要職責(zé)仍然是執(zhí)行這些...
2018-07-11 標(biāo)簽：FPGA 1686
基于FPGA硬件平臺(tái)的可重構(gòu)系統(tǒng)調(diào)度算法詳解
可重構(gòu)系統(tǒng)是指以軟件改變硬件結(jié)構(gòu)以實(shí)現(xiàn)具體應(yīng)用的計(jì)算平臺(tái)，一般由非柔性但可編程的處理器和柔性的以程序控制重構(gòu)的數(shù)字邏輯器件構(gòu)成。目前國內(nèi)外的可重構(gòu)系統(tǒng)研究中，采用的可重...
關(guān)于FPGA時(shí)序以及時(shí)序收斂的基本概念詳解
FPGA器件的需求取決于系統(tǒng)和上下游（upstream and downstrem）設(shè)備。我們的設(shè)計(jì)需要和其他的devices進(jìn)行數(shù)據(jù)的交互，其他的devices可能是FPGA外部的芯片，可能是FPGA內(nèi)部的硬核。...
賽靈思FPGA卷積神經(jīng)網(wǎng)絡(luò)，云中的機(jī)器學(xué)習(xí)
人工智能正在經(jīng)歷一場(chǎng)變革，這要得益于機(jī)器學(xué)習(xí)的快速進(jìn)步。在機(jī)器學(xué)習(xí)領(lǐng)域，人們正對(duì)一類名為“深度學(xué)習(xí)”算法產(chǎn)生濃厚的興趣，因?yàn)檫@類算法具有出色的大數(shù)據(jù)集性能。在深度學(xué)習(xí)中...
2018-07-11 標(biāo)簽：FPGA賽靈思機(jī)器學(xué)習(xí) 3122
關(guān)于CPU和FPGA的概念以及兩者之間的聯(lián)系詳解
看到Intel最近發(fā)布了QPI直連FPGA的架構(gòu)，冬瓜哥回想起幾個(gè)月前寫的一篇文章，現(xiàn)在重新分享給大家。從中你可以了解為何需要FPGA，F(xiàn)PGA是怎么被連接到系統(tǒng)里的，怎么被使用的。閑話少說，今天...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
