可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計(jì)應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
SCL中的 EN/ENO 機(jī)制概述
SCL 中的 EN/ENO 機(jī)制概述 在 SCL 程序段中，可以通過賦值來改變 ENO。為此，請寫入“ENO:=TRUE”或“ENO:=FALSE”，或使用 BOOL 數(shù)據(jù)類型的變量。當(dāng)激活“自動置位 ENO”(Set ENO automatically) 塊屬性時，編...
2023-08-23 標(biāo)簽：數(shù)據(jù)程序編譯器SCLSCL數(shù)據(jù)機(jī)制程序編譯器 4587
新一代計(jì)算架構(gòu)超異構(gòu)計(jì)算技術(shù)是什么 異構(gòu)走向超異構(gòu)案例分析
超異構(gòu)計(jì)算架構(gòu)是一種將不同類型和規(guī)模的硬件資源，包括CPU、GPU、FPGA等，進(jìn)行異構(gòu)集成的方法。它通過獨(dú)特的軟件和硬件協(xié)同設(shè)計(jì)，實(shí)現(xiàn)了計(jì)算資源的靈活調(diào)度和優(yōu)化利用，從而大大提高了...
2023-08-23 標(biāo)簽：FPGAcpugpu人工智能異構(gòu)計(jì)算 1699
AI芯片 CPU+xPU的異構(gòu)方案全面解析
CPU+xPU 的異構(gòu)方案成為大算力場景標(biāo)配，GPU為應(yīng)用最廣泛的 AI 芯片。目前業(yè)內(nèi)廣泛認(rèn)同的AI 芯片類型包括GPU、FPGA、NPU 等。由于 CPU 負(fù)責(zé)對計(jì)算機(jī)的硬件資源進(jìn)行控制調(diào)配，也要負(fù)責(zé)操作系統(tǒng)的...
2023-08-22 標(biāo)簽：FPGAcpugpu操作系統(tǒng)AI芯片 2244
riscv的fpga實(shí)現(xiàn)案例 基于RISC－V加速器實(shí)現(xiàn)現(xiàn)場可編程門陣列 CNN異構(gòu)的控制方案
現(xiàn)場可編程門陣列（FPGA）具有低功耗、高性能和靈活性的特點(diǎn)。FPGA神經(jīng)網(wǎng)絡(luò)加速的研究正在興起，但大多數(shù)研究都基于國外的FPGA器件。為了改善國內(nèi)FPGA的現(xiàn)狀，提出了一種新型的卷積神經(jīng)網(wǎng)...
2023-08-21 標(biāo)簽：FPGA加速器神經(jīng)網(wǎng)絡(luò)cnnRISC-V 4101
C語言的編譯鏈接過程
? C語言的編譯鏈接過程要把我們編寫的一個C程序源代碼轉(zhuǎn)換成可以在硬件上運(yùn)行的程序（可執(zhí)行代碼），需要進(jìn)行編譯和鏈接。編譯就是把文本形式源代碼翻譯為機(jī)器語言形式的目標(biāo)文件的過...
2023-08-21 標(biāo)簽：操作系統(tǒng)硬件C語言機(jī)器語言C語言操作系統(tǒng)機(jī)器語言源代碼硬件 3737
多徑效應(yīng)對通信距離的影響有哪些
電磁波經(jīng)不同路徑傳播后，各分量場到達(dá)接收端時間不同，按各自相位相互疊加而造成干擾，使得原來的信號失真，或者產(chǎn)生錯誤。...
2023-08-21 標(biāo)簽：FPGAofdm無線通信電磁波多徑效應(yīng) 2214
FPGA在高性能計(jì)算中的優(yōu)勢及其用例都有哪些？
近年來，現(xiàn)場可編程門陣列 (FPGA) 因其可定制性、并行處理和低延遲而成為高性能計(jì)算 (HPC) 的可行技術(shù)。...
2023-08-21 標(biāo)簽：機(jī)器人人工智能HPCASIC芯片ASIC芯片FPGA技術(shù)HPC人工智能機(jī)器人 1430
STM32 SPI基礎(chǔ)內(nèi)容
SPI，全稱為 Serial Peripheral Interface（串行外設(shè)接口） ，是一種用于短距離通信的同步串行通信接口，主要應(yīng)用在嵌入式系統(tǒng)。 SPI的應(yīng)用場合很廣，顯示模組、時鐘芯片、存儲芯片、溫度傳感器等...
2023-08-19 標(biāo)簽：數(shù)據(jù)可編程STM32時鐘SPI 4788
英特爾SmartNIC助力加速通信與網(wǎng)絡(luò)工作負(fù)載的方法介紹
英特爾? FPGA SmartNIC N6000-PL 平臺是第三代英特爾? SmartNIC，提供 2 個 100 GbE 端口。...
2023-08-18 標(biāo)簽：收發(fā)器振蕩器FPGA開發(fā)板PCIe接口FPGA開發(fā)板PCIe接口以太網(wǎng)控制器振蕩器收發(fā)器 2133
基于FPGA的SAP原型設(shè)計(jì)
SAP 使用的操作系統(tǒng) Garden Linux 是 Debian GNU/Linux 衍生版本，旨在提供小型、可審計(jì)的 Linux 映像，供云服務(wù)提供商 (CSP) 和裸機(jī)部署使用。Garden Linux 運(yùn)行當(dāng)前的 LTS Linux 內(nèi)核，并可為前沿企業(yè)服務(wù)器...
2023-08-18 標(biāo)簽：FPGA服務(wù)器操作系統(tǒng) 917
怎么快速進(jìn)行變量和函數(shù)的命名？
enum（枚舉）類型，前綴使用“e”+枚舉變量名，其成員前綴為枚舉變量或者其縮寫；struct（結(jié)構(gòu)體）類型，前綴使用“s”+結(jié)構(gòu)體變量名，其成員和變量定義規(guī)則相同；union（聯(lián)合）類型，前綴...
智原開發(fā)英飛凌宣布其Ariel? SoC成功通過完整質(zhì)量可靠度驗(yàn)證
ASIC設(shè)計(jì)服務(wù)暨IP研發(fā)銷售廠商智原科技（Faraday Technology Corporation，TWSE：3035）今日宣布其Ariel? SoC成功通過完整質(zhì)量可靠度驗(yàn)證，該IoT芯片基于聯(lián)電40納米超低功耗（40ULP）工藝并采用英飛凌SO...
2023-08-17 標(biāo)簽：微控制器人工智能芯片封裝ASIC芯片ASIC芯片人工智能微控制器數(shù)據(jù)存儲器芯片封裝 2362
嵌入式內(nèi)存管理介紹
????任何程序運(yùn)行起來都需要分配內(nèi)存空間存放該進(jìn)程的資源信息的，C程序也不例外。C程序中的變量、常量、函數(shù)、代碼等等的信息所存放的區(qū)域都有所不同，不同的區(qū)域又有不同的特性。...
2023-08-17 標(biāo)簽：嵌入式數(shù)據(jù)C語言代碼C語言代碼內(nèi)存管理嵌入式數(shù)據(jù) 2285
AM62x GPMC并口如何實(shí)現(xiàn)小數(shù)據(jù)低時延的功能呢？
GPMC(General Purpose Memory Controller)是TI處理器特有的通用存儲器控制器接口，支持8/16bit數(shù)據(jù)位寬，支持128MB訪問空間，最高時鐘速率133MHz。...
2023-08-16 標(biāo)簽：處理器控制器存儲器FPGA開發(fā)板FPGA開發(fā)板SRAM控制器處理器存儲器控制器控制器 1929
SpinalHDL里pipeline的設(shè)計(jì)思路
如果你曾看過VexRSICV的設(shè)計(jì)，對于從事邏輯設(shè)計(jì)的你會驚訝從未想過邏輯設(shè)計(jì)還能這么來做。針對VexRSICV所衍生出的pipeline Lib，該系列會對pipeline進(jìn)行一次梳理。誠如之前一篇博客曾講，這是“勇...
2023-08-16 標(biāo)簽：時序電路加法器FPGA開發(fā)板HDL語言FPGA開發(fā)板HDL語言Pipeline加法器時序電路 1729
怎么用FPGA做算法 如何在FPGA上實(shí)現(xiàn)最大公約數(shù)算法
FPGA算法是指在FPGA（現(xiàn)場可編程門陣列）上實(shí)現(xiàn)的算法。FPGA是一種可重構(gòu)的硬件設(shè)備，可以通過配置和編程實(shí)現(xiàn)各種不同的功能和算法，而不需要進(jìn)行硬件電路的修改。 FPGA算法可以包括...
2023-08-16 標(biāo)簽：FPGA圖像處理算法數(shù)字信號處理機(jī)器學(xué)習(xí) 4319
FPGA開發(fā)中分治法的應(yīng)用
分治法是經(jīng)典優(yōu)化算法之一。分治分治，即分而治之。分治，就是把一個復(fù)雜的問題分成兩個或更多的相同或相似的子問題，再把子問題分成更小的子問題……直到最后子問題可以簡單的直接求...
2023-08-16 標(biāo)簽：FPGAFPGA開發(fā)VivadoFPGAFPGA開發(fā)Vivado分治法 1604
FPGA的Verilog代碼編寫規(guī)范
注：以R起頭的是對編寫Verilog代碼的IP設(shè)計(jì)者所做的強(qiáng)制性規(guī)定，以G起頭的條款是建議采用的規(guī)范。每個設(shè)計(jì)者遵守本規(guī)范可鍛煉命名規(guī)范性。...
2023-08-15 標(biāo)簽：FPGAVerilogRTL代碼FPGAIP設(shè)計(jì)RTLVerilog代碼 3829
FPGA設(shè)計(jì)中BRAM的知識科普
FPGA設(shè)計(jì)中，BRAM是一項(xiàng)非常關(guān)鍵的內(nèi)置存儲資源，F(xiàn)PGA開發(fā)需要熟練使用BRAM，今天再復(fù)習(xí)一下BRAM的知識，包括BRAM的定義、組成、應(yīng)用等等。...
2023-08-15 標(biāo)簽：FPGADRAMFPGA設(shè)計(jì)存儲器BRAM 8299
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
