可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計(jì)應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語(yǔ)言與源代碼、FPGA開(kāi)發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
關(guān)于多電壓軌FPGA和DSP應(yīng)用的電源解決方案全解
大多數(shù)電子產(chǎn)品都有一個(gè)或更多的數(shù)字處理系統(tǒng)，比如FPGA或DSP，而這些數(shù)字處理系統(tǒng)往往需要多個(gè)電壓軌供電。對(duì)于數(shù)字系統(tǒng)的電源問(wèn)題有多種解決辦法。本文提出了多電壓軌FPGA和DSP應(yīng)用的電...
基于FPGA片上集成的高速FIFO實(shí)現(xiàn)緩存以及同步數(shù)據(jù)傳輸?shù)膽?yīng)用
隨著測(cè)試環(huán)境越來(lái)越復(fù)雜，需要采集的參數(shù)種類(lèi)越來(lái)越多，要求采集系統(tǒng)連續(xù)采集各種傳感器輸出的模擬信號(hào)，而目前常用的固態(tài)存儲(chǔ)器件FLASH的寫(xiě)入速率比較低。本文提出一種基于FPGA（現(xiàn)場(chǎng)...
基于FPGA的數(shù)字集成時(shí)鐘電路設(shè)計(jì)方案詳解
在當(dāng)前的數(shù)字集成電路設(shè)計(jì)中，同步電路占了絕大部分。所謂同步電路，即電路中的所有寄存器由為數(shù)不多的幾個(gè)全局時(shí)鐘驅(qū)動(dòng)，被相同時(shí)鐘信號(hào)驅(qū)動(dòng)的寄存器共同組成一個(gè)時(shí)鐘域，并可認(rèn)為...
FPGA設(shè)計(jì)的基本原則、技巧與時(shí)序電路設(shè)計(jì)
FPGA設(shè)計(jì)的基本原則 面積與速度折衷原則 面積和速度是ASIC芯片設(shè)計(jì)中一對(duì)相互制約、影響成本和性能的指標(biāo)，貫穿FPGA設(shè)計(jì)的始終。在FPGA設(shè)計(jì)中，面積是指一個(gè)設(shè)計(jì)消耗的FPGA內(nèi) 部邏輯資源的數(shù)...
2017-11-25 標(biāo)簽：FPGA設(shè)計(jì) 1542
圖像自適應(yīng)分段線性拉伸算法的FPGA設(shè)計(jì)
由于紅外圖像的成像機(jī)理以及紅外成像自身的原因，紅外圖像有對(duì)比度低、圖像較模糊、噪聲大等特點(diǎn)。因此抑止噪聲，提高圖像信噪比，以及調(diào)整紅外圖像對(duì)比度，以利于后續(xù)圖像分析、目標(biāo)...
2017-11-25 標(biāo)簽：FPGA設(shè)計(jì) 1582
軟硬件協(xié)同設(shè)計(jì)機(jī)遇與挑戰(zhàn)分析
軟硬件協(xié)同設(shè)計(jì)是指對(duì)系統(tǒng)中的軟硬件部分使用統(tǒng)一的描述和工具進(jìn)行集成開(kāi)發(fā),可完成全系統(tǒng)的設(shè)計(jì)驗(yàn)證并跨越軟硬件界面進(jìn)行系統(tǒng)優(yōu)化，軟硬件協(xié)同設(shè)計(jì)是嵌入式技術(shù)發(fā)展的一大趨勢(shì)，本P...
2017-11-25 標(biāo)簽： 1040
基于賽靈思FPGA的快速9／7整形離散小波變換系統(tǒng)設(shè)計(jì)
CCSDS圖像數(shù)據(jù)壓縮標(biāo)準(zhǔn)中采用9／7整形離散小波變換為核心算法，該算法結(jié)構(gòu)簡(jiǎn)單，易于硬件設(shè)計(jì)實(shí)現(xiàn)。文中基于FPGA設(shè)計(jì)實(shí)現(xiàn)了9／7整數(shù)離散小波變換系統(tǒng)，設(shè)計(jì)中使用內(nèi)部RAM存儲(chǔ)方式，減小了...
2017-11-25 標(biāo)簽： 894
基于Xilinx Virtex-5-FXT中的APU簡(jiǎn)化汽車(chē)多媒體系統(tǒng)設(shè)計(jì)方案詳解
汽車(chē)多媒體系統(tǒng)面臨著嚴(yán)峻的技術(shù)挑戰(zhàn)：如何在漫長(zhǎng)的整個(gè)產(chǎn)品壽命周期中實(shí)現(xiàn)系統(tǒng)的可升級(jí)性？轎車(chē)和卡車(chē)的壽命通常都在十年以上。這就使汽車(chē)多媒體系統(tǒng)難以跟上消費(fèi)電子產(chǎn)品和移動(dòng)通...
基于FPGA的LTE解決方案
隨著LTE-通道編碼器和解碼器的推出，賽靈思可幫助客戶(hù)加快第1 層子系統(tǒng)開(kāi)發(fā)速度，信心十足地應(yīng)對(duì)4G無(wú)線技術(shù)的性能和延遲挑戰(zhàn)。 作者：David Nicklin 賽靈思公司無(wú)線產(chǎn)品營(yíng)銷(xiāo)高級(jí)經(jīng)理 基帶處理...
采用Xilinx ML507評(píng)估平臺(tái)的APU增強(qiáng)型FPGA設(shè)計(jì)
我們?cè)诖颂峁┰敿?xì)信息，說(shuō)明Missing Link電子公司的工程師是如何為我們的示例設(shè)計(jì)生成必要文件的，以及如何使用這些文件在Xilinx ML507評(píng)估平臺(tái)（其中包含一個(gè)Xilinx Virtex-5 XC5VFX70T器件）上復(fù)制...
如何提升Virtex-5 FPGA更高的性能 ExpressFabric架構(gòu)介紹
在FPGA系統(tǒng)設(shè)計(jì)中，要達(dá)到性能最大化需要平衡具有混合性能效率的元器件，包括邏輯構(gòu)造(fabric)、片上存儲(chǔ)器、DSP 和I/O帶寬。在本文中，我將向你解釋怎樣能在追求更高系統(tǒng)級(jí)性能的過(guò)程中受...
基于Virtex-5器件中的嵌入式三態(tài)以太網(wǎng)MAC模塊的功能集設(shè)計(jì)
以太網(wǎng)是一個(gè)占據(jù)絕對(duì)優(yōu)勢(shì)的固線連接標(biāo)準(zhǔn)。Xilinx? Virtex?-5以太網(wǎng)媒體接入控制器（以太網(wǎng)MAC）模塊提供了專(zhuān)用的以太網(wǎng)功能，它和Virtex-5 RocketIO? GTP收發(fā)器以及 SelectIO?技術(shù)相結(jié)合，能夠讓...
Virtex-5 FPGA的低功耗設(shè)計(jì)實(shí)現(xiàn)方案解析
VirtexTM-5系列產(chǎn)品的推出，使得Xilinx公司再一次成為向FPGA客戶(hù)提供新技術(shù)和能力的主導(dǎo)力量。過(guò)渡至65納米工藝的FPGA具備采用更小尺寸工藝所帶來(lái)的傳統(tǒng)優(yōu)勢(shì)：低成本、高性能和更強(qiáng)的邏輯能力...
FPGA在Web搜索和信息檢索中的應(yīng)用
在本文中，我們將采用Lavrenko和Croft提出的相關(guān)性模型 [6]。這一理念適用于信息過(guò)濾任務(wù)，可通過(guò)生成概率語(yǔ)言模型確定傳入文檔是否與主題配置文件存在差異。如果文檔得分超過(guò)用戶(hù)定義的閾...
視頻監(jiān)控系統(tǒng)新結(jié)構(gòu)必須具備可擴(kuò)展性
視頻監(jiān)控系統(tǒng)在火車(chē)站、機(jī)場(chǎng)、銀行、娛場(chǎng)、樂(lè)商場(chǎng)甚至家庭的安保方面都是一種關(guān)鍵設(shè)備。隨著安全風(fēng)險(xiǎn)的日益增大，在各種應(yīng)用場(chǎng)合對(duì)已發(fā)事件進(jìn)行視頻監(jiān)控和記錄的需求都在逐步上升，這...
2017-11-25 標(biāo)簽：視頻監(jiān)控 2707
基于FPGA動(dòng)態(tài)部分可重構(gòu)技術(shù)在軟件無(wú)線電中的應(yīng)用的詳細(xì)分析
本文介紹了將現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）專(zhuān)用硬件處理器集成到軟件通信體系結(jié)構(gòu)">軟件通信體系結(jié)構(gòu)（SCA）中的機(jī)制，實(shí)現(xiàn)了動(dòng)態(tài)部分可重構(gòu)技術(shù)在軟件無(wú)線電（SDR）硬件平臺(tái)中的應(yīng)用，有效地...
采用FPGA+DSP+ARM的架構(gòu)作為實(shí)時(shí)信息處理平臺(tái)的詳細(xì)分析
在飛控組件測(cè)試時(shí)，由于被測(cè)系統(tǒng)與上位機(jī)有一定距離，如果直接把遙測(cè)并行數(shù)據(jù)傳送到上位機(jī)，將會(huì)出現(xiàn)數(shù)據(jù)信號(hào)的衰減和信號(hào)延時(shí)問(wèn)題，有可能使信號(hào)時(shí)序錯(cuò)位，從而達(dá)不到系統(tǒng)測(cè)試的要求...
基于FPGA的多時(shí)鐘片上網(wǎng)絡(luò)虛擬直通路由器設(shè)計(jì)
網(wǎng)絡(luò)拓?fù)洌涸谠O(shè)計(jì)中，選擇Mesh拓?fù)浣Y(jié)構(gòu)。Mesh結(jié)構(gòu)擁有最小的面積開(kāi)銷(xiāo)以及低功耗的特點(diǎn)。此外，Mesh的線性區(qū)的節(jié)點(diǎn)數(shù)量規(guī)模大以及通道較寬。同時(shí)，Mesh也能很好地映射到FPGA下的底層路由結(jié)構(gòu)...
2018-07-22 標(biāo)簽：FPGA路由器片上網(wǎng)絡(luò) 2662
全局時(shí)鐘資源相關(guān)xilinx器件原語(yǔ)的詳細(xì)解釋
目前，大型設(shè)計(jì)一般推薦使用同步時(shí)序電路。同步時(shí)序電路基于時(shí)鐘觸發(fā)沿設(shè)計(jì)，對(duì)時(shí)鐘的周期、占空比、延時(shí)和抖動(dòng)提出了更高的要求。為了滿(mǎn)足同步時(shí)序設(shè)計(jì)的要求，一般在FPGA設(shè)計(jì)中采用...
基于FPGA與DDR2 SDRAM器件HY5PS121621實(shí)現(xiàn)DDR2控制器的設(shè)計(jì)
DDR2(Double Data Rate2)SDRAM是由JEDEC(電子設(shè)備工程聯(lián)合委員會(huì))制定的新生代內(nèi)存技術(shù)標(biāo)準(zhǔn)，它與上一代DDR內(nèi)存技術(shù)標(biāo)準(zhǔn)最大的不同：雖然采用時(shí)鐘的上升／下降沿同時(shí)傳輸數(shù)據(jù)的基本方式，但DDR2卻擁...
可編程邏輯器件的詳細(xì)分析分類(lèi)和輸出結(jié)構(gòu)
根據(jù)PLD器件的與陣列和或陣列的編程情況及輸出形式，可編程邏輯器件通常可分為4類(lèi)。第一類(lèi)是與陣 列固定、或陣列可編程的PLD器件，這類(lèi)PLD器件以可編程只讀存儲(chǔ)器PROM為代表?？删幊讨蛔x存...
可重構(gòu)計(jì)算的詳細(xì)介紹與發(fā)展?fàn)顩r和未來(lái)方向
在大眾已經(jīng)習(xí)慣的計(jì)算模式中，處理器和專(zhuān)用集成電路（ASIC）一直是兩大主流。伴隨著應(yīng)用領(lǐng)域特別是嵌入式環(huán)境對(duì)系統(tǒng)的性能、能耗、上市時(shí)間等指標(biāo)需求的不斷提高，傳統(tǒng)的計(jì)算模式暴露...
2017-11-25 標(biāo)簽：可重構(gòu)技術(shù) 18118
基于FPGA技術(shù)的發(fā)展提出一種可重構(gòu)測(cè)控系統(tǒng)的設(shè)計(jì)構(gòu)想
1 可重構(gòu)測(cè)控系統(tǒng)的提出 測(cè)控系統(tǒng)一般是指基于計(jì)算機(jī)實(shí)現(xiàn)數(shù)據(jù)采集和控制的系統(tǒng)。測(cè)控系統(tǒng)在工業(yè)現(xiàn)場(chǎng)控制、家庭數(shù)字化管理、通信和網(wǎng)絡(luò)等方面應(yīng)用廣泛，并不斷向低成本、高速、高性能、...
2017-11-25 標(biāo)簽：FPGAFPGA可重構(gòu)系統(tǒng) 1385
通過(guò)一個(gè)實(shí)例具體介紹ISE中通過(guò)編輯UCF文件來(lái)對(duì)FPGA設(shè)計(jì)進(jìn)行約束
摘要：本文主要通過(guò)一個(gè)實(shí)例具體介紹ISE中通過(guò)編輯UCF文件來(lái)對(duì)FPGA設(shè)計(jì)進(jìn)行約束，主要涉及到的約束包括時(shí)鐘約束、群組約束、邏輯管腳約束以及物理屬性約束。 Xilinx定義了如下幾種約束類(lèi)型...
2017-11-25 標(biāo)簽：FPGAFPGA設(shè)計(jì)ISEFPGAFPGA設(shè)計(jì)ISEUCF 7198
基于BDTI研究認(rèn)證以D S P為核心的高級(jí)綜合工具
近年來(lái)，高級(jí)綜合工具已成為在設(shè)計(jì)方案中使用或希望使用FPGA的工程師的必殺技。這種工具以應(yīng)用的高級(jí)表示法（比如用C語(yǔ)言或MATLAB的M語(yǔ)言編寫(xiě)的表示法）為輸入，并生成面向FPGA的硬件實(shí)現(xiàn)...
成功解決FPGA設(shè)計(jì)時(shí)序問(wèn)題的三大要點(diǎn)
FPGA的設(shè)計(jì)與高速接口技術(shù)可以幫助你滿(mǎn)足今天的市場(chǎng)要求，但也提出了一些有趣的設(shè)計(jì)挑戰(zhàn)。為了確保存儲(chǔ)器接口的數(shù)據(jù)傳輸準(zhǔn)確，在超過(guò)200兆赫茲以上，進(jìn)行時(shí)序分析將發(fā)揮更突出的作用，...
2017-11-25 標(biāo)簽：FPGA設(shè)計(jì) 1610
基于ＦＰＧＡ的ＤＤＲ ＳＤＲＡＭ控制器的設(shè)計(jì)
ＤＤＲ ＳＤＲＡＭ是建立在ＳＤＲＡＭ的基礎(chǔ)上的，但是速度和容量卻有了提高。首先，它使用了更多的先進(jìn)的同步電路。其次，它使用延時(shí)鎖定回路提供一個(gè)數(shù)據(jù)濾波信號(hào)。當(dāng)數(shù)據(jù)有效時(shí)，...
區(qū)分ＦＰＧＡ和ＣＰＬＤ結(jié)構(gòu)差異的8個(gè)特點(diǎn)
市面上尤其是學(xué)校里面可以看到Xilinx公司或者Altera公司各種不同的開(kāi)發(fā)板，其實(shí)只有兩個(gè)大類(lèi)，CPLD開(kāi)發(fā)板和FPGA開(kāi)發(fā)板。盡管ＦＰＧＡ和ＣＰＬＤ都是可編程ＡＳＩＣ器件,有很多共同特點(diǎn),但由...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
