可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計(jì)應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
Xilinx升級Vivado 2014.3的FPGA功率優(yōu)化
參加 ?FPGA? 功率優(yōu)化班，將幫助您創(chuàng)建更高電源效率的 ?FPGA? 設(shè)計(jì)。通過本課程的學(xué)習(xí)，將有助于您的設(shè)計(jì)滿足更小型化的 ?FPGA? 器件，降低 ?FPGA? 功耗，或在更低的溫度下運(yùn)行 FPGA 。另外...
2017-02-09 標(biāo)簽： 369
Xilinx推出有關(guān) Zynq SoC 加速器的最新培訓(xùn)課程
為期 ?1? 天的加速器開發(fā)流程介紹主要講解如何測量系統(tǒng)性能、確定什么軟件功能應(yīng)該移至硬件，如何使用 ?Vivado? HLS? 工具裝配一款定制加速器，如何將該定制加速器添加至 ?Zynq SoC? 設(shè)計(jì)，...
2017-02-09 標(biāo)簽： 589
東芝工業(yè)1080P60攝像頭模塊現(xiàn)已提供
該攝像頭模塊具有東芝 ?TCM3232PB? 全高清（ 1080p? 高清）圖像傳感器。該傳感器針對安全監(jiān)控應(yīng)用進(jìn)行了全新設(shè)計(jì)，可使用東芝高動態(tài)范圍 ?(HDR)? 技術(shù)提供 ?60? 幀每秒 ?(fps)? 的高質(zhì)量視頻采...
2017-02-09 標(biāo)簽： 290
Avnet的MicroZed嵌入式視覺載卡套件
MicroZed?? 嵌入式視覺載卡套件建立在 ?MicroZed SOM? 基礎(chǔ)之上，提供視頻專用載卡。套件包含開發(fā)定制視頻應(yīng)用程序所需的硬件、軟件以及 ?IP? 核。該載卡套件包括嵌入式視覺載卡，載卡具有...
2017-02-09 標(biāo)簽： 420
2015冬季版 Xcell 雜志現(xiàn)已推出！
Xcell? 雜志第 ?90? 期封面報(bào)道從系統(tǒng)層面報(bào)道了 ?Xilinx? 最新推出的 ?UltraScale+?? 產(chǎn)品系列 FPGA 、 3D IC? 及其第二代 ?Zynq?? 全可編程 ?SoC (Zynq UltraScale+ MPSoC)? 以及如果通過 28nm 7? 系列器件...
2017-02-09 標(biāo)簽： 328
Xilinx UltraScale FPGA 幫助實(shí)現(xiàn)海量 DDR4 內(nèi)存帶寬
內(nèi)存緩沖是高性能設(shè)計(jì)過程中的常見處理瓶頸。應(yīng)用開發(fā)人員現(xiàn)已將目光投向了比 ?DDR3? 更高的內(nèi)存帶寬、電源效率及成本降低水平。查看本期的實(shí)戰(zhàn)論壇，其中電子工程雜志的 Amelia Dalton?...
2017-02-09 標(biāo)簽： 1220
加速 Zynq 全可編程 SoC 的開發(fā)進(jìn)程
運(yùn)行時間軟件可能是嵌入式開發(fā)過程中的一個巨大瓶頸。無論您需要了解如何通過 ?Xilinx SDK? 調(diào)試 ?U-Boot? 代碼，如何編寫 ?U-Boot? 腳本（存儲和恢復(fù)這些腳本），還是需要了解如何配置和運(yùn)...
2017-02-09 標(biāo)簽： 270
如何引爆您的浮點(diǎn)運(yùn)算？加塊Zynq
作者：Steve Leibson, 賽靈思戰(zhàn)略營銷與業(yè)務(wù)規(guī)劃總監(jiān) Zynq使Intel四核CPU浮點(diǎn)運(yùn)算性能提高1.7倍 Topic Embedded的產(chǎn)品總監(jiān)Inge Rutten最近在Linked In（領(lǐng)英）發(fā)表了一篇文章，文章介紹了基于Zynq的Miami SOM（...
2017-02-09 標(biāo)簽： 1697
EEJournal的“用軟件來定義一切”涉及了新的SDSoC設(shè)計(jì)環(huán)節(jié)
作者：Steve Leibson, 賽靈思戰(zhàn)略營銷與業(yè)務(wù)規(guī)劃總監(jiān) EEJournal剛剛刊登了Kevin Morris的文章，名字叫做用軟件來定義一切：Xilinx推出SDSoC，文章描述了作者關(guān)于新的SDSoC設(shè)計(jì)環(huán)境的構(gòu)想。 軟件SDSoC提供...
2017-02-09 標(biāo)簽： 375
Xilinx：SDSoC讓硬件工程師變“軟”
眾所周知，F(xiàn)PGA是一種以硬件描述語言(Verilog或VHDL等)所完成的電路設(shè)計(jì)硬件可編程邏輯器件?？墒请S著技術(shù)的不斷發(fā)展，Xilinx(賽靈思)卻正在不斷讓FPGA變“軟”。 近日，賽靈思推出了面向全可編...
2017-02-09 標(biāo)簽： 431
Vivado+Zedboard之入門實(shí)例精選
繼續(xù)介紹vivado+zedboard入門實(shí)例。均為參照教程實(shí)際操作驗(yàn)證成功的實(shí)例，在此拿出來與大家分享。由于教程中步驟已經(jīng)非常清晰，本文只是簡單介紹實(shí)例以及試驗(yàn)時的修正記錄，具體的教程及個...
2017-02-09 標(biāo)簽： 1088
Xilinx VDMA 24位流輸出與32位AXI總線的內(nèi)存流數(shù)據(jù)關(guān)系
測試方法采用了VDMA僅有MM2S通道, 內(nèi)存中的圖像幀是用MicroBlaze核寫入的一個colorbar. VDMA的mhs部分如下, 因?yàn)槲业妮敵鲇昧薉igilent的HDMI核,而這個HDMI核是32位的,我自己寫了個axis_24_32的位寬轉(zhuǎn)換的ip...
2017-02-09 標(biāo)簽： 978
Xilinx Zynq Linux內(nèi)核源碼編譯過程
1.交叉編譯環(huán)境的安裝配置 1) +Xilinx+Tools 2.uboot的編譯 1)下載uboot源代碼 下載uboot源代碼，務(wù)必要下載tar.gz格式的文件，地址： https://github.com/Xilinx/u-boot-xlnx/releases 進(jìn)入u-boot目錄下tools目錄，添加...
2017-02-09 標(biāo)簽： 1135
Zynq7000系列之芯片引腳功能綜述
很多人做了很久的FPGA，知道怎么去給信號分配引腳，卻對這些引腳的功能及其資源限制知之甚少；在第一章里對Zynq7000系列的系統(tǒng)框架進(jìn)行了分析和論述，對Zynq7000系列的基本資源和概念有了大...
2017-02-09 標(biāo)簽： 6526
Zynq DMA第七篇：Adam Taylor 玩轉(zhuǎn)MicroZed 系列29
前期博客中介紹了 Direct Memory Access，本博客將主要介紹利用簡單示例演示如何設(shè)置和使用DMA。要演示這個示例，我使用一個DMA控制器通道將一個內(nèi)存位置轉(zhuǎn)移到另一個存儲器位置。 與我們在本...
2017-02-09 標(biāo)簽： 417
高速ADC和DAC如何與FPGA配合使用
許多數(shù)字處理系統(tǒng)都會使用FPGA，原因是FPGA有大量的專用DSP以及block RAM資源，可以用于實(shí)現(xiàn)并行和流水線算法。因此，通常情況下，F(xiàn)PGA都要和高性能的ADC和DAC進(jìn)行接口，比如e2vEV10AQ190低功耗四通...
2017-02-09 標(biāo)簽： 2411
ZedBoard移植嵌入式Linux教程(1,2)
一、軟硬件環(huán)境 硬件 ZedBoard ? 軟件 操作系統(tǒng) Window?7?SP1?x64 Ubuntu?12.04?LTS Vivado 2013.4?for?windows 交叉編譯工具鏈 https://zedboard-book-source.googlecode.com/files/xilinx-2011.09-50-arm-xilinx-linux-gnueabi.bin 嵌入...
2017-02-09 標(biāo)簽： 723
FreeRTOS代碼剖析之3：內(nèi)存管理Heap
FreeRTOS8.0.1的第三個模型Heap_3，可以說是最容易理解的一個內(nèi)存堆管理模型。因?yàn)樵谶@個模型里，F(xiàn)reeRTOS直接將標(biāo)準(zhǔn)C庫中的malloc()和free()進(jìn)行加工打包。（Implementation of pvPortMalloc() and vPortFree() t...
2017-02-09 標(biāo)簽： 711
FreeRTOS代碼剖析之2：內(nèi)存管理Heap
在FreeRTOS8.0.1這個版本中，一共有四個內(nèi)存堆模型。這一次講的就是第二個模型Heap_2.c。從一開始就可以看到注釋中對Heap_2的模型解釋：這是對pvPortMalloc()和vPortFree()的簡單實(shí)現(xiàn)，除了可以分配內(nèi)...
2017-02-09 標(biāo)簽： 1396
FreeRTOS代碼剖析之1：內(nèi)存管理Heap
內(nèi)存管理是一個操作系統(tǒng)的重要組成部分之一，所有應(yīng)用程序都離不開操作系統(tǒng)的內(nèi)存管理。因此，在剖析FreeRTOS的內(nèi)核代碼之前，前對FreeRTOS的內(nèi)存管理進(jìn)行研究。 現(xiàn)在以FreeRTOS8.0.1進(jìn)行剖析研...
2017-02-09 標(biāo)簽： 1459
Xilinx FPGA ChipScope的ICON/ILA/VIO核使用
使用ChipScope有兩種方式： 第一種，使用CoreInsert，可參考下面鏈接： 這種方法可以快速的使用ICON和ILA核，以及ATC2核，而且不必修改原代碼。缺點(diǎn)是不能使用其他核，如VIO核。以及用ILA觀測信號...
2017-02-09 標(biāo)簽： 1699
FreeRTOS(V8.0.1)系統(tǒng)之xTaskGenericCreate()
BaseType_t xTaskGenericCreate( TaskFunction_t pxTaskCode, // 指向任務(wù)的入口函數(shù). 任務(wù)必須執(zhí)行并且永不返回 (即：無限循環(huán)).const char * const pcName, //描述任務(wù)的名字。主要便于調(diào)試。最大長度由configMAX_TASK...
2017-02-09 標(biāo)簽： 481
FreeRTOS(V8.0.1)系統(tǒng)之vTaskSuspendAll()和xTaskResumeAll()
//如果一個臨界區(qū)太長而不適合簡單地關(guān)中斷來實(shí)現(xiàn)，可以考慮采用掛起調(diào)度器的方式。但是喚醒(resuming, or un-suspending)調(diào)度器卻是一個 //相對較長的操作。所以評估哪種是最佳方式需要結(jié)合實(shí)際...
2017-02-09 標(biāo)簽： 607
C驗(yàn)證與ANSI C的任意精度類型
簡介 這個練習(xí)使用任意精度C類型做的設(shè)計(jì)，您可以在用戶界面回顧并調(diào)試這個設(shè)計(jì)。 步驟1：創(chuàng)建打開工程 1．在lab1中使用的Vivado HLS命令提示符下，更改為Lab2目錄，如圖43 2．創(chuàng)建一個新的v...
2017-02-09 標(biāo)簽： 417
微型嵌入式實(shí)時操作系統(tǒng)SmallRTOS在ZYNQ平臺上的移植
適用硬件平臺：ZedBoard開發(fā)板、ZC706開發(fā)板、ZC702開發(fā)板； 適用軟件平臺：Vivado2014.1、Vivado2014.2、Vivado2014.3、Vivado2014.4； 在官方網(wǎng)站下載微型嵌入式實(shí)時操作系統(tǒng)SmallRTOS的最新版，在壓縮包中找...
2017-02-09 標(biāo)簽：嵌入式實(shí)時操作系統(tǒng) 692
HLS:lab3 采用了優(yōu)化設(shè)計(jì)解決方案
本實(shí)驗(yàn)練習(xí)使用的設(shè)計(jì)是實(shí)驗(yàn)1并對它進(jìn)行優(yōu)化。 步驟1：創(chuàng)建新項(xiàng)目 1.打開Vivado HLS 命令提示符 a.在windows系統(tǒng)中，采用Start>All Programs>Xilinx Design Tools>Vivado2014.2>Vivado HLS>Vivado HLS 2014.2 Command Prompt...
2017-02-09 標(biāo)簽： 1211
需要高速的、芯片與芯片間的協(xié)議？
所有的Virtex UltraScale中和部分的Kintex UltraScale器件中已經(jīng)加入了150G Interlaken總線協(xié)議 作者：Steve Leibson, 賽靈思戰(zhàn)略營銷與業(yè)務(wù)規(guī)劃總監(jiān) 隨著FPGA越來越大，許多系統(tǒng)開始逐漸整合到一個可編程器...
2017-02-09 標(biāo)簽： 959
邁向分層網(wǎng)絡(luò)架構(gòu) 5G通訊系統(tǒng)引發(fā)量測技術(shù)變革
作者：Hongwei Kong 是德科技中國北京實(shí)驗(yàn)室 5G無線通信系統(tǒng)將運(yùn)用極密集網(wǎng)絡(luò)布建方式達(dá)成更高帶寬與傳輸速率，因而須以分層式網(wǎng)絡(luò)架構(gòu)進(jìn)行管理，以提高網(wǎng)絡(luò)效率與服務(wù)質(zhì)量；而此一架構(gòu)的...
2017-02-09 標(biāo)簽： 770
在2015年的OFC（美國光纖通訊展覽會及研討會）上演示了4x25G以太網(wǎng)銅制光纜
作者：Steve Leibson, 賽靈思戰(zhàn)略營銷與業(yè)務(wù)規(guī)劃總監(jiān) 下面這個簡短的、一分鐘視頻來自O(shè)FC 2015，它展示了用在VCU107 Eval開發(fā)板上的賽靈思Virtex UltraScale VU095 FPGA實(shí)現(xiàn)了一個4x25G 連接，直接驅(qū)動一個通...
2017-02-09 標(biāo)簽： 438
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
