可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
基于FPGA的通用網(wǎng)絡(luò)下載器硬件設(shè)計
文中主要介紹了網(wǎng)絡(luò)下栽器的總體設(shè)計思路，給出了硬件模塊的設(shè)計原理圖。并在 PCB設(shè)計中，對于LVDS接口、高速總線以及疊層的設(shè)計中給出了應(yīng)用參考，保證了系統(tǒng)硬件的可靠性，且在實際應(yīng)...
2014-08-04 標(biāo)簽：FPGAARMARMFPGA網(wǎng)絡(luò)下載器 3489
“殺手級”功能定制有譜，萊迪思再添利器
消費電子市場是萊迪思非?？粗氐念I(lǐng)域。此次推出的第三代iCE40 Ultra系列將以更小的尺寸、超高度集成以及超快的產(chǎn)品上市時間，幫助客戶快速搶占市場。##iCE40 Ultra系列擁有超高集成度，內(nèi)部集...
FPGA內(nèi)建處理器 加速軟硬協(xié)同設(shè)計速度
在連線羅志愷進一步解析Zynq的晶片架構(gòu)，傳統(tǒng)上，系統(tǒng)設(shè)計用兩顆SoC（系統(tǒng)單晶片）的的速度上相當(dāng)有限...
基于FPGA和MV-D1024E相機的圖像采集系統(tǒng)
圖像采集是數(shù)字圖像處理、圖像識別和機器視覺的基礎(chǔ)，其應(yīng)用領(lǐng)域非常廣泛，主要采用CCD或CMOS等光電轉(zhuǎn)換器件把光學(xué)影像轉(zhuǎn)化為數(shù)字信號，然后利用相應(yīng)的接口將數(shù)據(jù)輸入到處理器中進行圖...
IBM加強Power8系統(tǒng)擬定，助推FPGA
IBM于今年4月推出首款基于Power8處理器的服務(wù)器。這些機器的最初目標(biāo)是橫向擴展集群以及一些特定客戶，這些客戶需要的是一些具有一個或兩個處理器插槽的單機，用于運行自己的負載。業(yè)界...
基于可編程SoC設(shè)計的心率監(jiān)控器
本文將概括介紹什么是心率監(jiān)控器以及其在當(dāng)今世界所發(fā)揮的作用，還將討論簡單的手持式心率監(jiān)控器在設(shè)計中應(yīng)考慮的事項。最后，我們還將介紹如何通過單部可編程片上系統(tǒng)（PSoC）來實現(xiàn)...
2014-07-29 標(biāo)簽：PSoCsoc醫(yī)療設(shè)備 8205
FPGA可測性設(shè)計的“大數(shù)據(jù)”原理
當(dāng)下，最火的學(xué)問莫過于“大數(shù)據(jù)”，大數(shù)據(jù)的核心思想就是通過科學(xué)統(tǒng)計，實現(xiàn)對于社會、企業(yè)、個人的看似無規(guī)律可循的行為進行更深入和直觀的了解。FPGA的可測性也可以對FPGA內(nèi)部“小數(shù)...
2014-07-28 標(biāo)簽：FPGAfifo大數(shù)據(jù) 1443
萊迪思ECP5產(chǎn)品系列又添新成員，以最小的封裝實現(xiàn)前所未有的性能
萊迪思半導(dǎo)體公司（NASDAQ： LSCC）宣布推出LFE5UM-85器件，作為新一代ECP5?產(chǎn)品系列中的最新成員，能夠為超低功耗、小尺寸的客制化解決方案提供前所未有的性能。...
2014-07-25 標(biāo)簽：FPGA萊迪思半導(dǎo)體ECP5ECP5FPGALFE5UM-85萊迪思半導(dǎo)體 1851
使用FPGA構(gòu)建的數(shù)字濾波器設(shè)計方案
本文簡要介紹了FIR數(shù)字濾波器的結(jié)構(gòu)特點和基本原理，提出基于FPGA和DSP Builder的FIR數(shù)字濾波器的基本設(shè)計流程和實現(xiàn)方案。##FIR 數(shù)字濾波器的詳細設(shè)計。...
2014-07-24 標(biāo)簽：FPGA數(shù)字濾波器fir數(shù)字濾波器FPGA數(shù)字濾波器 9617
采用FPGA實現(xiàn)的紅外密集度光電立靶測試系統(tǒng)
光電靶的基本原理是：當(dāng)光幕內(nèi)的光通量發(fā)生足夠大的變化時，光電傳感器會響應(yīng)這種變化而產(chǎn)生電信號。##電路原理。...
ASIC、ASSP、SoC和FPGA之間到底有何區(qū)別？
我經(jīng)常收到關(guān)于各類設(shè)備之間的差異的問題，諸如ASIC、ASSP、SoC和FPGA之間的區(qū)別問題。例如是SoC是ASIC嗎？或ASIC是SoC嗎？ASIC和ASSP之間的區(qū)別是什么？以及高端FPGA應(yīng)該歸類為SoC嗎？...
萊迪思全新iCE40 Ultra系列，加速移動設(shè)備的“殺手級”功能定制
超低功耗、小尺寸、客制化解決方案的FPGA市場領(lǐng)導(dǎo)者，今日宣布推出iCE40 Ultra?產(chǎn)品系列，獨家集成了紅外遙控、條形碼、觸控、用戶識別、計步器等新興功能以及可供定制的極大靈活性，使消...
2014-07-16 標(biāo)簽：萊迪思 2334
FPGA+MCU融合成大勢 生態(tài)是關(guān)鍵
MCU與FPGA兩者的優(yōu)勢互補開始成為FPGA器件廠商研發(fā)的重點方向，控制要求的日漸復(fù)雜以及系統(tǒng)處理并行化趨勢明顯，也推動著MCU+FPGA架構(gòu)的普及。...
術(shù)業(yè)有專攻：談萊迪思如何掘金低功耗工業(yè)市場
“工業(yè)系統(tǒng)供應(yīng)商在連接性、外形尺寸和功耗方面都面臨著日益嚴峻的挑戰(zhàn)。萊迪思正積極運用其在智能手機、平板電腦和可穿戴設(shè)備領(lǐng)域積累的FPGA專業(yè)經(jīng)驗并將其應(yīng)用到工業(yè)領(lǐng)域中。”這是...
Altera面向OpenCL的軟件開發(fā)套件 快速提供原型開發(fā)流程
Altera公司近日宣布，幫助編程人員在FPGA中大幅度加速實現(xiàn)算法。Altera面向OpenCL的SDK 14.0版包括對程序設(shè)計非常熟悉的快速原型設(shè)計流程，支持用戶在FPGA加速板上快速進行設(shè)計原型開發(fā)。...
DSP in FPGA：FIR濾波器（二）
FIR 濾波器廣泛應(yīng)用于數(shù)字信號處理中，主要功能就是將不感興趣的信號濾除，留下有用信號。##脈動型(Systolic)FIR濾波器設(shè)計...
DSP in FPGA：FIR濾波器（一）
FIR 濾波器廣泛應(yīng)用于數(shù)字信號處理中，主要功能就是將不感興趣的信號濾除，留下有用信號。##全并行FIR濾波器結(jié)構(gòu)...
Synopsys的“IP Accelerated”計劃 重新定義IP供應(yīng)商范式
為加速芯片和電子系統(tǒng)創(chuàng)新而提供軟件、知識產(chǎn)權(quán)（IP）及服務(wù)的全球性領(lǐng)先供應(yīng)商新思科技公司（Synopsys）日前宣布：推出其名為“IP Accelerated”的IP加速計劃，以幫助設(shè)計師顯著地減少在其系...
基于FPGA的數(shù)字核脈沖分析器硬件設(shè)計解析
多道脈沖幅度分析儀和射線能譜儀是核監(jiān)測與和技術(shù)應(yīng)用中常用的儀器。##FPGA...
FPGA高性能計算領(lǐng)域與GPU較高下
Altera公司日前宣布在FPGA浮點DSP性能方面實現(xiàn)了重大突破。...
邁瑞醫(yī)療授獎Altera， 表彰其FPGA技術(shù)
邁瑞醫(yī)療國際有限公司是全球領(lǐng)先的醫(yī)療設(shè)備和解決方案供應(yīng)商、美國紐交所上市企業(yè)，授予了Altera公司2013年度“最佳質(zhì)量獎”。...
2014-05-30 標(biāo)簽：AlteraFPGA技術(shù)AlteraFPGA技術(shù)邁瑞醫(yī)療 1805
基于OpenCL標(biāo)準(zhǔn)的FPGA設(shè)計
在FPGA上使用OpenCL標(biāo)準(zhǔn)，與目前的硬件體系結(jié)構(gòu)（CPU、GPU，等）相比，能夠大幅度提高性能，同時降低了功耗。此外，與使用Verilog或者VHDL等底層硬件描述語言（HDL）的傳統(tǒng)FPGA開發(fā)方法相比，使...
Cadence宣布推出基于臺積電16納米FinFET制程DDR4 PHY IP
全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司（NASDAQ： CDNS）今天宣布，立即推出基于臺積電16納米FinFET制程的DDR4 PHY IP（知識產(chǎn)權(quán)）。...
Maxim推Alameda子系統(tǒng)參考設(shè)計 添加四路高精度模擬輸出
Maxim Integrated Products， Inc. （NASDAQ： MXIM）推出Alameda （MAXREFDES24#）子系統(tǒng)參考設(shè)計，使設(shè)計人員可以方便地在其工業(yè)自動化設(shè)計中添加4路高精度模擬輸出，所需元件與競爭方案相比減少33%。...
一種新型的LCD驅(qū)動電路IP核的總體設(shè)計
本文介紹了LCD的通用驅(qū)動電路IP核設(shè)計，采用自頂向下的設(shè)計方法將其劃分為幾個主要模塊，分別介紹各個模塊的功能，用VHDL語言對其進行描述，用FPGA實現(xiàn)并通過了仿真驗證。該IP核具有良好的...
測試芯片出爐 Altera/英特爾搶得14nm頭籌
Altera與英特爾（Intel）在先進制程的合作已有初步成果。Altera與晶圓代工合作伙伴英特爾攜手宣布，已完成基于英特爾14納米（nm）三閘極（Tri-Gate）制程技術(shù)的現(xiàn)場可編程閘陣列（FPGA）測試芯片...
Cadence收購Jasper Design Automation 擴展其驗證解決方案
日益增長的驗證復(fù)雜性正推動著包括形式分析的多種互補驗證方法的需求，而 Jasper是快速增長形式分析行業(yè)的領(lǐng)導(dǎo)者，目標(biāo)針對各種復(fù)雜驗證的挑戰(zhàn)，Cadence與Jasper的結(jié)合將擴大產(chǎn)業(yè)最強與最廣...
萊迪思發(fā)ECP5 FPGA產(chǎn)品系列 適用于眾多應(yīng)用
萊迪思半導(dǎo)體公司（NASDAQ： LSCC）今日宣布推出ECP5?產(chǎn)品系列，面向?qū)τ跇O低成本、極低功耗、極小尺寸有著苛刻要求的小型蜂窩網(wǎng)絡(luò)、微型服務(wù)器、寬帶接入、工業(yè)視頻等大批量應(yīng)用。...
利用可編程振蕩器增強FPGA應(yīng)用
可編程時鐘振蕩器用作FPGA系統(tǒng)的時序參考，可提供一系列優(yōu)勢。其中首要優(yōu)勢是為了實現(xiàn)時鐘樹優(yōu)化而進行高分辨率頻率選擇時所帶來的設(shè)計靈活性，另一個巨大優(yōu)勢是具有可以減少電磁干擾...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
