可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計(jì)應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語(yǔ)言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
芯華章宣布朱洪辰出任副總裁，強(qiáng)化技術(shù)解決方案的開發(fā)與部署
11月17日，芯華章科技股份有限公司宣布朱洪辰（Joyee Zhu）于2021年11月2日加盟芯華章，出任芯華章科技驗(yàn)證工程副總裁一職。...
瑞薩電子推出具有超低功耗、低成本的FPGA產(chǎn)品家族 以滿足低密度、大批量的應(yīng)
瑞薩電子今日宣布，推出全新超低成本、超低功耗現(xiàn)場(chǎng)可編程門陣列（FPGA）產(chǎn)品家族。...
Digi-Key和Make：發(fā)布2021年開發(fā)板指南和配套增強(qiáng)現(xiàn)實(shí)app
Digi-Key 和 Make：榮幸地推出了 2021 年開發(fā)板指南和配套的增強(qiáng)現(xiàn)實(shí) （AR） app...
2021-11-17 標(biāo)簽：微控制器FPGADigi-Key增強(qiáng)現(xiàn)實(shí) 3807
eFPGA異軍突起，IP模式才是未來？
在硬件加速器應(yīng)用中，F(xiàn)PGA常被視為最優(yōu)解，提供極致加速性能的同時(shí)，還具備重新編程的能力。盡管其靈活性成了FPGA的一大特色，但大批量生產(chǎn)FPGA的價(jià)格可不低。此外，F(xiàn)PGA作為傳統(tǒng)的處理器...
2021-11-16 標(biāo)簽：efpga 6668
充分應(yīng)用功能安全性開發(fā)環(huán)境中集成的代碼分析工具
與 C-RUN 不同的是，C-STAT 無需實(shí)際運(yùn)行應(yīng)用程序，即可檢查代碼是否存在缺陷。它能在不依賴程序的執(zhí)行路徑及所使用的數(shù)據(jù)集的情況下找到錯(cuò)誤。...
【自適應(yīng)計(jì)算在機(jī)器人領(lǐng)域的應(yīng)用】連載四：如何理解面向機(jī)器人的“軟件定義
傳統(tǒng)的機(jī)器人軟件編程是在預(yù)定義的架構(gòu)和約束條件下，在給定機(jī)器人的 CPU 中進(jìn)行功能編程。...
【自適應(yīng)計(jì)算在機(jī)器人領(lǐng)域的應(yīng)用】連載三：為什么FPGA能在機(jī)器人中起到重要
CPU 和 GPU 擅長(zhǎng)控制流計(jì)算。它們的控制驅(qū)動(dòng)機(jī)器模型基于控制令牌，控制令牌提示應(yīng)執(zhí)行語(yǔ)句的時(shí)間。...
【自適應(yīng)計(jì)算在機(jī)器人領(lǐng)域的應(yīng)用】連載六：自適應(yīng)計(jì)算平臺(tái)實(shí)現(xiàn)ROS之路
由于機(jī)器人行為建立在 ROS 節(jié)點(diǎn)交互的結(jié)果之上，因此用于這個(gè)用途的加速器通過從總體上減少 ROS 和 ROS 2 計(jì)算圖數(shù)據(jù)流，顯著影響總時(shí)延。...
【自適應(yīng)計(jì)算在機(jī)器人領(lǐng)域的應(yīng)用】連載一：什么是自適應(yīng)機(jī)器人？
機(jī)器人是一種系統(tǒng)級(jí)的系統(tǒng)，它由感知周邊環(huán)境的傳感器、根據(jù)感知采取行動(dòng)的致動(dòng)器和負(fù)責(zé)處理數(shù)據(jù)的計(jì)算構(gòu)成，用于對(duì)其應(yīng)用做出連貫一致的響應(yīng)。...
2021-11-11 標(biāo)簽：傳感器FPGA機(jī)器人神經(jīng)網(wǎng)絡(luò) 3196
可視化的片上網(wǎng)絡(luò)（NoC）性能分析
2D NoC如同在FPGA可編程邏輯結(jié)構(gòu)上運(yùn)行的高速公路網(wǎng)絡(luò)一樣，為FPGA外部高速接口和內(nèi)部可編程邏輯的數(shù)據(jù)傳輸提供了超高帶寬。...
2021-11-11 標(biāo)簽：FPGA片上網(wǎng)絡(luò) 3649
Achronix和MoSys攜手為5G無線和寬帶網(wǎng)絡(luò)加速提供解決方案
該解決方案將Achronix的Speedster?7t系列FPGA器件與MoSys的Stellar數(shù)據(jù)包分類平臺(tái)IP（Stellar Packet Classification Platform IP）相結(jié)合，以提供高速路由、計(jì)算和安全解決方案所需的關(guān)鍵構(gòu)建模塊。...
2021-11-09 標(biāo)簽：FPGA寬帶網(wǎng)絡(luò)Achronix5G無線 2713
基于FPGA的高速高精度聲源定位系統(tǒng)技術(shù)特點(diǎn)
第一部分 設(shè)計(jì)概述 / Design Introduction 1.1 設(shè)計(jì)目的 頻繁雜亂的鳴笛聲，不但給周邊居民的生活質(zhì)量造成很大影響，而且增加了駕駛員的疲勞，影響行駛安全，并使乘客和行人在出行時(shí)倍感煩躁不...
FPGA相對(duì)于MCU的主要優(yōu)勢(shì)在哪
在開發(fā)新的電子系統(tǒng)時(shí)，設(shè)計(jì)人員需要做出各種決定。最關(guān)鍵的一個(gè)決定是選擇系統(tǒng)架構(gòu)和實(shí)現(xiàn)的芯片。這些組件發(fā)揮著關(guān)鍵功能，當(dāng)前的選擇也十分寬范，因此錯(cuò)誤的決定可能意味著市場(chǎng)上的...
2021-11-08 標(biāo)簽：dspFPGAmcu數(shù)據(jù)處理GPIO 9463
UltraFast設(shè)計(jì)方法時(shí)序收斂快捷參考指南
《UltraFast 設(shè)計(jì)方法時(shí)序收斂快捷參考指南》提供了以下分步驟流程， 用于根據(jù)《UltraFast設(shè)計(jì)方法指南》（ UG949 ）中的建議快速完成時(shí)序收斂： 1初始設(shè)計(jì)檢查：在實(shí)現(xiàn)設(shè)計(jì)前審核資源利用率、...
2021-11-05 標(biāo)簽：Xilinx時(shí)序設(shè)計(jì) 6238
嵌入式 FPGA (eFPGA) 技術(shù)的過去、現(xiàn)在和未來
嵌入式 FPGA (eFPGA) 的時(shí)代終于到來了，這從其在無線基礎(chǔ)設(shè)施、人工智能 (AI)、智能存儲(chǔ)，甚至對(duì)成本敏感的微控制器的芯片中的影響力中可見一斑。作為片上系統(tǒng) (SoC) 子系統(tǒng)，就像 CPU 或 DSP...
大聯(lián)大友尚集團(tuán)推出基于Intel產(chǎn)品的智能機(jī)械手臂視覺系統(tǒng)方案
大聯(lián)大控股宣布，其旗下友尚推出基于英特爾（Intel）NCS2神經(jīng)計(jì)算棒的視覺系統(tǒng)方案，適用于智能機(jī)械手臂。...
2021-11-03 標(biāo)簽：intel機(jī)器視覺視覺系統(tǒng)機(jī)械手臂大聯(lián)大友尚 3240
優(yōu)秀的 Verilog/FPGA開源項(xiàng)目之 USB通信
優(yōu)秀的 Verilog/FPGA開源項(xiàng)目介紹（五）- USB通信 USB是我們生活中非常非常常見的接口，鼠標(biāo)、鍵盤以及常見的U 盤等，可以說現(xiàn)在的USB設(shè)備已經(jīng)滲透到生活中的方方面面，下面就介紹幾個(gè)開源的...
FPGA和USB3.0通信-USB3.0協(xié)議簡(jiǎn)介
今天開始將會(huì)通過4~5篇文章介紹FPGA和USB3.0通信的相關(guān)知識(shí)，這其實(shí)是《FPGA和外圍接口（繼續(xù)更新）基于FPGA的網(wǎng)口通信設(shè)計(jì)》后續(xù)。PCIe也在籌備中。 完成后也是《Xilinx 7系列FPGA入門級(jí)圖像處理...
2021-11-02 標(biāo)簽：主機(jī)RS232PCIe數(shù)據(jù)包 7261
寬帶數(shù)據(jù)轉(zhuǎn)換器應(yīng)用的JESD204B與串行LVDS接口考量
開發(fā)串行接口業(yè)界標(biāo)準(zhǔn)JESD204A/JESD204B的目的在于解決以高效省錢的方式互連最新寬帶數(shù)據(jù)轉(zhuǎn)換器與其他系統(tǒng)IC的問題。...
2021-11-01 標(biāo)簽：FPGApcbsoc數(shù)據(jù)轉(zhuǎn)換器lvds接口 6525
FPGA中高斯濾波算法的實(shí)現(xiàn)
1.高斯濾波算法的實(shí)現(xiàn) 前面講的均值/中值濾波，對(duì)于濾波窗口內(nèi)每個(gè)像素的權(quán)重都是一樣的。但是噪聲在圖像當(dāng)中常表現(xiàn)為異常視覺效果的孤立像素點(diǎn)或像素塊，那么他必然不是平均分布。 這...
基于DSP和FPGA組合的嵌入式圖像處理平臺(tái)的實(shí)時(shí)多目標(biāo)識(shí)別算法
硬件平臺(tái)由DSP處理器+FPGA及其外圍器件組成的高速運(yùn)算電路共同實(shí)現(xiàn)［2］，它為軟件編程、各類數(shù)據(jù)流控制及復(fù)雜對(duì)象的識(shí)別算法提供基礎(chǔ)保證。多目標(biāo)識(shí)別算法在物理空間運(yùn)行上分成兩部分...
2021-10-29 標(biāo)簽：dspFPGA嵌入式算法深度學(xué)習(xí) 6269
國(guó)微思爾芯發(fā)布芯神瞳邏輯矩陣LX2，樹立大容量&高性能原型驗(yàn)證新標(biāo)準(zhǔn)
邏輯矩陣LX2采用的是賽靈思目前容量最大的UltraScale+ VU19P FPGA芯片。其單系統(tǒng)最多可配置8顆FPGA，而每個(gè)標(biāo)準(zhǔn)機(jī)柜最高可配置8臺(tái)LX2，單機(jī)柜支持近32億門邏輯規(guī)模，多個(gè)機(jī)柜之間可以進(jìn)行級(jí)聯(lián)。...
2021-10-28 標(biāo)簽：連接器賽靈思國(guó)微思爾芯 3794
Xilinx攜手領(lǐng)先廣播、音視頻系統(tǒng)及IP集成商，提供完整、可量產(chǎn)化的多媒體流式
在賽靈思自適應(yīng)SoC的支持下，高度集成的流式處理解決方案可隨時(shí)交付或由客戶定制，以實(shí)現(xiàn)更加簡(jiǎn)便、快速的上市與部署。...
2021-10-28 標(biāo)簽：FPGA以太網(wǎng)賽靈思Xilinx音視頻系統(tǒng) 2678
耐輻射FPGA具備高可靠性和可重構(gòu)性，助力解決航天器設(shè)計(jì)中的挑戰(zhàn)
在各種輻射效應(yīng)中，有一種稱為總電離劑量（TID），它是由空間中的帶電粒子和伽馬射線引起的輻射所致。...
賽靈思2021自適應(yīng)計(jì)算挑戰(zhàn)賽技術(shù)講解分享會(huì)
賽靈思2021自適應(yīng)計(jì)算挑戰(zhàn)賽自9月7日正式開賽以來，收到了來自全球各地區(qū)的FPGA軟硬件開發(fā)者們的積極關(guān)注以及踴躍報(bào)名！通過挑戰(zhàn)賽我們希望開發(fā)者能運(yùn)用 Vivado 設(shè)計(jì)套件、Vitis 開發(fā)環(huán)境和...
凈利潤(rùn)預(yù)增266%！復(fù)旦微電14/16nm FPGA即將流片、MCU占電表市場(chǎng)六成
電子發(fā)燒友網(wǎng)報(bào)道（文/莫婷婷）今年8月，復(fù)旦微電發(fā)布上市后首份財(cái)報(bào)顯示，公司2021年上半年財(cái)報(bào)營(yíng)業(yè)收入約11.29億元，同比增加56.05%；歸屬于上市公司股東的凈利潤(rùn)約1.94億元，同比增加22...
無損壓縮：最大限度提高幀率并超越 GigE 帶寬的限制
無損壓縮是部分 Teledyne FLIR GigE 機(jī)器視覺攝像頭的一種功能，它采用我們的專有算法來壓縮圖像數(shù)據(jù)。...
FPGA扇出太多引起的時(shí)序問題
1.扇出太多引起的時(shí)序問題。 信號(hào)驅(qū)動(dòng)非常大，扇出很大，需要增加驅(qū)動(dòng)能力，如果單純考慮驅(qū)動(dòng)能力可以嘗試增加buffer來解決驅(qū)動(dòng)能力，但在插入buffer的同時(shí)增加了route的延時(shí)，容易出現(xiàn)時(shí)序...
2021-10-25 標(biāo)簽：FPGA驅(qū)動(dòng)時(shí)鐘 11087
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
