可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計(jì)應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語(yǔ)言與源代碼、FPGA開(kāi)發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
Verilog是編程語(yǔ)言嗎
知乎上刷到一個(gè)問(wèn)題，問(wèn)性能最強(qiáng)的編程語(yǔ)言是什么？看到高贊回答到是Verilog，然后在評(píng)論區(qū)就引發(fā)了一場(chǎng)Verilog到底算不算編程語(yǔ)言的爭(zhēng)論，我覺(jué)得比較有意思，所以就也打算嘮嘮這個(gè)事情。...
如何追溯同一時(shí)鐘域內(nèi)partial false path的來(lái)源
隨著設(shè)計(jì)復(fù)雜度和調(diào)用IP豐富度的增加，在調(diào)試時(shí)序約束的過(guò)程中，用戶(hù)常常會(huì)對(duì)除了自己設(shè)定的約束外所涉及的繁雜的時(shí)序約束感到困惑而無(wú)從下手。舉個(gè)例子，我的XDC里面并沒(méi)有指定set_fa...
2021-08-23 標(biāo)簽：TCLVivadoTCLTrueVivado集成設(shè)計(jì) 7052
C語(yǔ)言編程中如何求出二叉樹(shù)后序遍歷
題目 已知二叉樹(shù)前序?yàn)?ABDFGCEH 后序序列為 BFDGACEH ，要求輸出后序遍歷為 FGDBHECA 大體思路 又先序得出根，先序的根后為左樹(shù)一部分，我們?cè)僭谥行蛐蛄欣镎业较刃虻母?，此處之前即為左?shù)（可...
運(yùn)行nginx所需的最低配置
安全服務(wù)器是只允許所需數(shù)量的服務(wù)器。理想情況下，我們將通過(guò)單獨(dú)啟用其他功能來(lái)基于最小系統(tǒng)構(gòu)建服務(wù)器。進(jìn)行最少的配置也有助于調(diào)試。如果該錯(cuò)誤在最小系統(tǒng)中不可用，則分別添加功...
基于FPGA的自適應(yīng)閾值分割算法實(shí)現(xiàn)
在圖像預(yù)處理中經(jīng)常會(huì)碰到圖像分割問(wèn)題，把感興趣的目標(biāo)從背景圖像中提取出來(lái)，而經(jīng)常使用的是簡(jiǎn)單的全局閾值分割配置，用一個(gè)固定常數(shù)作為二值分割閾值，從而得到一個(gè)二值圖像，如果...
2021-08-23 標(biāo)簽：FPGAFPGA設(shè)計(jì)算法仿真Verilog 4013
基于Verilog的“自適應(yīng)”形態(tài)學(xué)濾波算法實(shí)現(xiàn)
一、背景介紹 基于二值圖像的濾波算法即形態(tài)學(xué)濾波，在圖像目標(biāo)采集的預(yù)處理中經(jīng)常被使用到，針對(duì)不同的使用場(chǎng)景涉及到腐蝕、膨脹、開(kāi)閉運(yùn)算等處理。實(shí)際使用中對(duì)于不同的分辨率大小...
2021-08-23 標(biāo)簽：FPGA設(shè)計(jì)濾波圖像處理算法Verilog 3234
小鳥(niǎo)科技借助Xilinx Kintex? FPGA打造高性?xún)r(jià)比4K60無(wú)損分布式解決方案
賽靈思FPGA平臺(tái)出色的性能和簡(jiǎn)潔易用的 Vivado?開(kāi)發(fā)工具，助力小鳥(niǎo)科技將業(yè)界領(lǐng)先的專(zhuān)業(yè)音視頻解決方案性能提升1.5倍，并提前半年推向市場(chǎng)。...
借助自適應(yīng)加速平臺(tái)打造能適應(yīng)快速環(huán)境變化的機(jī)器人
隨著機(jī)器人能夠適應(yīng)不斷改變的環(huán)境，它們的價(jià)值和潛在影響也在迅速攀升。...
如何調(diào)試設(shè)計(jì)中的時(shí)鐘域交匯問(wèn)題
本篇博文中的分析是根據(jù)客戶(hù)真實(shí)問(wèn)題撰寫(xiě)的，該客戶(hù)發(fā)現(xiàn)即使時(shí)序已得到滿(mǎn)足的情況下，硬件功能仍出現(xiàn)錯(cuò)誤。最后發(fā)現(xiàn)，問(wèn)題與時(shí)鐘域交匯 （Clock Domain Crossing） 有關(guān)，因此，本篇博文介紹...
一文看懂FPGA行業(yè) 5G技術(shù)更新迭代 驅(qū)動(dòng)FPGA量?jī)r(jià)齊升
作者：國(guó)信證券...
FPGA新產(chǎn)品：帶RISC-V硬核的FPGA系統(tǒng)級(jí)芯片來(lái)臨
不久前，Microchip發(fā)布新聞稿介紹了其新的中等帶寬現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）和FPGA系統(tǒng)級(jí)芯片（SoC）器件。據(jù)其新聞稿介紹，新的FPGA和SoC產(chǎn)品將靜態(tài)功耗降低了一半，與同類(lèi)器件相比，具有最小...
2021-08-18 標(biāo)簽：FPGAsoc嵌入式視覺(jué)RISC-V 12370
如何解決FPGA引腳與LVDS信號(hào)相連時(shí)兼容性的問(wèn)題
很多工程師在使用Xilinx開(kāi)發(fā)板時(shí)都注意到了一個(gè)問(wèn)題，就是開(kāi)發(fā)板中將LVDS的時(shí)鐘輸入（1.8V電平）連接到了VCCO=2.5V或者3.3V的Bank上，于是產(chǎn)生了關(guān)于FPGA引腳與LVDS（以及LVDS-33，LVDS-25）信號(hào)相連時(shí)...
邏輯層接口的IO口如何使用
上篇博文：【FPGA】SRIO IP核系統(tǒng)總覽以及端口介紹（一）（User Interfaces 之 I/O Port）根據(jù)數(shù)據(jù)手冊(cè)PG007，介紹到了邏輯層接口的IO口，今天想研究下，這些端口如何使用，結(jié)合實(shí)際問(wèn)題來(lái)想想這個(gè)...
Verilog數(shù)字系統(tǒng)基礎(chǔ)設(shè)計(jì)中的循環(huán)冗余校驗(yàn)
CRC（循環(huán)冗余校驗(yàn)） CRC介紹 臨時(shí)“插播”，后面有實(shí)例。 CRC（Cyclic Redundancy Check，循環(huán)冗余校驗(yàn)）是數(shù)據(jù)幀傳輸中常用的一種差錯(cuò)控制編碼方式，針對(duì)要發(fā)送的數(shù)據(jù)幀，使用一些特定的多項(xiàng)式...
2021-08-17 標(biāo)簽：寄存器數(shù)據(jù)LinuxWINDOWScrc 7759
FPGA廠(chǎng)商京微齊力入選北京市2021年度第三批“專(zhuān)精特新”中小企業(yè)
日前，北京市經(jīng)濟(jì)和信息化局發(fā)布了關(guān)于對(duì)北京市2021年度第三批擬認(rèn)定“專(zhuān)精特新”中小企業(yè)名單進(jìn)行公示的通知，公示時(shí)間為7月20日至27日。 京微齊力一直專(zhuān)注于國(guó)產(chǎn)FPGA芯片的研發(fā)設(shè)計(jì)，具...
可編程邏輯器件隨著半導(dǎo)體集成電路的4個(gè)階段
可編程邏輯器件伴隨著半導(dǎo)體集成電路的發(fā)展而不斷發(fā)展，其發(fā)展可以劃分為以下4個(gè)階段。...
2021-08-17 標(biāo)簽：FPGAFlaShEEPROM可編程邏輯只讀存儲(chǔ)器 11137
澎峰Artix 7 FPGA開(kāi)發(fā)套件新品上線(xiàn) 奉送RISC-V Core開(kāi)發(fā)實(shí)例
新款的RV開(kāi)發(fā)板，已經(jīng)新鮮出爐啦！這次帶來(lái)的 Perf-V1開(kāi)發(fā)板 ，既可以學(xué)習(xí) FPGA編程 ，也能學(xué)習(xí) RISC-V?Core設(shè)計(jì)和驗(yàn)證 。你不打算來(lái)試一下嗎？ ? ? Perf-V開(kāi)發(fā)板 ? 此款開(kāi)發(fā)板使用的是? xilinx?...
2021-08-16 標(biāo)簽：FPGAXilinx開(kāi)發(fā)板RISC-V 8890
淺談集成FPGA的兩種方式：eFPGA（SoC）& cFPGA（SiP）
目前流行的兩種集成方案分別是embedded FPGA(以下簡(jiǎn)稱(chēng)eFPGA集成方案)以及FPGA Chiplets(以下簡(jiǎn)稱(chēng)cFPGA集成方案)1.eFPGA集成方案eFPGA是嵌入到SoC中的FPGA IP核，可以是軟核或者是硬核，工藝節(jié)點(diǎn)往往需要和...
Lattice基于三星28nm FD-SOI平臺(tái)推出FPGA產(chǎn)品加強(qiáng)邊緣AI能力
Lattice基于三星28nm FD-SOI平臺(tái)推出了一系列FPGA產(chǎn)品，包括在嵌入式視頻方面應(yīng)用比較多的CrossLink-NX，重新定義的Certus-NX，去年Q4問(wèn)世的基于安全的FPGA Mach-NX，以及最新推出的CertusPro-NX，另外明年還...
FPGA與GPU計(jì)算存儲(chǔ)單位功耗性能
為了提升計(jì)算基礎(chǔ)設(shè)施的性能，并緊跟數(shù)據(jù)分析與 AI 不斷攀升的需求，眾多企業(yè)將硬件加速視為主要的解決方案。在大多數(shù)情況下，先進(jìn)的可編程硬件（主要是指 GPU 和 FPGA）是加速的主要方式...
2021-08-13 標(biāo)簽：FPGA驅(qū)動(dòng)器三星電子gpu 8374
ARM匯編語(yǔ)言代碼節(jié)中的文字池是什么
說(shuō)到文字池，首先第一個(gè)問(wèn)題：什么是文字池？文字池又叫l(wèi)iteral pool，它的本質(zhì)就是ARM匯編語(yǔ)言代碼節(jié)中的一塊用來(lái)存放常量數(shù)據(jù)而非可執(zhí)行代碼的內(nèi)存塊。 那為什么要使用文字池呢？當(dāng)想要...
FPGA中浮點(diǎn)運(yùn)算定標(biāo)實(shí)現(xiàn)方法
有些FPGA中是不能直接對(duì)浮點(diǎn)數(shù)進(jìn)行操作的，只能采用定點(diǎn)數(shù)進(jìn)行數(shù)值運(yùn)算。對(duì)于FPGA而言，參與數(shù)學(xué)運(yùn)算的書(shū)就是16位的整型數(shù)，但如果數(shù)學(xué)運(yùn)算中出現(xiàn)小數(shù)怎么辦呢？要知道，F(xiàn)PGA對(duì)小數(shù)是無(wú)能...
2021-08-12 標(biāo)簽：FPGA數(shù)據(jù)浮點(diǎn)運(yùn)算 5691
宇稱(chēng)電子與醫(yī)療影像廠(chǎng)商聯(lián)合研發(fā)PET/CT分子影像診斷信號(hào)處理專(zhuān)用ASIC NeuXF1
宇稱(chēng)電子與醫(yī)療影像廠(chǎng)商聯(lián)合研發(fā)的PET/CT分子影像診斷信號(hào)處理專(zhuān)用ASIC NeuXF1，歷時(shí)2年多精心打造，完全基于國(guó)內(nèi)半導(dǎo)體產(chǎn)業(yè)鏈配套，具有高集成度和多通道等特點(diǎn)，達(dá)到國(guó)際領(lǐng)先的水平，突破...
2021-08-11 標(biāo)簽：asic醫(yī)療設(shè)備醫(yī)療電子ASIC芯片asicASIC芯片CT醫(yī)療電子醫(yī)療設(shè)備 15025
有市無(wú)價(jià)的宇航級(jí)芯片憑什么賣(mài)500萬(wàn)一顆？
為何這類(lèi)宇航級(jí)的芯片能賣(mài)這么貴呢？就拿XQR5VFX130-1CF1752V來(lái)說(shuō)，該芯片抗輻射能力非常強(qiáng)，因?yàn)橛詈郊?jí)芯片要在外層空間中運(yùn)行，除了高速計(jì)算性能外，還需要具有特殊的特性，比如說(shuō)抗輻射...
Microchip推出新型中等帶寬FPGA器件，實(shí)現(xiàn)邊緣計(jì)算系統(tǒng)功率和性能的飛躍
Microchip全新低密度PolarFireò器件靜態(tài)功耗是同類(lèi)器件的一半，同時(shí)提供全球最小的發(fā)熱區(qū)域...
編輯推薦廠(chǎng)商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
