多路選擇器知識

• 

  帶32位MCU和高精度ADC的SoC產(chǎn)品-SD93F系列開發(fā)指南（八）

  在開發(fā)指南（七）中，我們簡單介紹了LBT模塊中低電壓檢測功能的測試，本章我們講解一下24位高精度SD ADC的使用方法，

  2023-12-15 標(biāo)簽： mcu adc soc 2999 0

• Verilog代碼：if-else和case的電路結(jié)構(gòu)和區(qū)別

  每個if-else就是一個2選1mux器。當(dāng)信號有明顯優(yōu)先級時，首先要考慮if-else，但是if嵌套過多也會導(dǎo)致速度變

  2023-11-29 標(biāo)簽： Verilog D觸發(fā)器 代碼 6448 0

• 

  如何使用Verilog語言進(jìn)行仿真驗證

  仿真驗證主要作用是搭建一個測試平臺，測試和驗證程序設(shè)計的正確性，驗證設(shè)計是否實現(xiàn)了我們所預(yù)期的功能。其結(jié)構(gòu)如下圖所示。

  2023-10-02 標(biāo)簽： 仿真驗證 HDL語言 Verilog設(shè)計 3116 0

• 

  教你學(xué)Vivado—以2選1多路選擇器為例

  在EGO1開發(fā)板上實現(xiàn)2選1多路選擇器。

  2023-10-02 標(biāo)簽： RTL FPGA芯片 時序仿真 5383 0

• 

  如何使用兩輸入與非門實現(xiàn)1個兩輸入的與門？

  會算數(shù)值在二進(jìn)制、八進(jìn)制、十進(jìn)制以及十六進(jìn)制之間的任意轉(zhuǎn)換。

  2023-06-29 標(biāo)簽： 格雷碼 狀態(tài)機 BCD碼 23752 0

• 

  教你如何書寫高質(zhì)量的Verilog代碼？

  HDL 語言僅是對已知硬件電路的文本表現(xiàn)形式編寫前，對所需實現(xiàn)的硬件電路“胸有成竹”

  2023-06-27 標(biāo)簽： 寄存器 觸發(fā)器 HDL語言 3044 0

• 

  在RTL編碼書寫中如何考慮時延與布線的問題呢？

  分if-else,case 的各種情況分開討論,主要目的是將分支支路中 晚到的信號放到離輸出最近的一級中

  2023-06-27 標(biāo)簽： FPGA設(shè)計 比較器 RTL 1762 0

• 

  高質(zhì)量VerilogHDL描述方法

  VerilogHDL可綜合的四大法寶：always、if-else、case、assign，本文將圍繞這四大法寶來講述。

  2023-06-05 標(biāo)簽： 晶體管 時序電路 加法器 1546 0

• 

  多路選擇器設(shè)計

  組合邏輯電路的輸出信號只與當(dāng)前時刻的輸入信號有關(guān)，與其他時刻的輸入狀態(tài)無關(guān)，無存儲電路或反饋電路。

  2023-05-22 標(biāo)簽： led燈 RTL 組合邏輯電路 3458 0

• 

  基于FPGA的多路選擇器設(shè)計

  組合邏輯電路的輸出信號只與當(dāng)前時刻的輸入信號有關(guān)，與其他時刻的輸入狀態(tài)無關(guān)，無存儲電路或反饋電路。多路選擇器是在多路數(shù)據(jù)

  2023-05-12 標(biāo)簽： fpga led 反饋電路 2707 0

展開查看更多