完善資料讓更多小伙伴認識你，還能領取20積分哦，立即完善>
標簽 > 寄存器
寄存器是中央處理器內(nèi)的組成部分。寄存器是有限存貯容量的高速存貯部件，它們可用來暫存指令、數(shù)據(jù)和地址。在中央處理器的控制部件中，包含的寄存器有指令寄存器（IR）和程序計數(shù)器（PC）。在中央處理器的算術(shù)及邏輯部件中，存器有累加器（ACC）。
文章：3714個 瀏覽：130523次 帖子：6128個
CPU(Central Processing Unit，中央處理器)是計算機的運算核心和控制核心，由運算器、控制器和寄存器及實現(xiàn)它們之間聯(lián)系的數(shù)據(jù)、控制...
所謂multi-bit cell，可以理解成把多個完全相同的cell合并在一個cell里，如下圖所示，集成2bit的multi-bit cell的clo...
內(nèi)核寄存器與外設寄存器： 內(nèi)核寄存器與外設寄存器是完全不同的概念。內(nèi)核寄存器是指 CPU 內(nèi)部的寄存器，CPU處理所有指令數(shù)據(jù)需要用到這些寄存器保存處理數(shù)據(jù)。
現(xiàn)在流行的串行時鐘電路很多，如DS1302、 DS1307、PCF8485等。這些電路的接口簡單、價格低廉、使用方便，被廣泛地采用。
盡管工程師們很清楚已有 FPGA 工具的參數(shù)設置，但是很多時候并沒有完全把這些設置的功能發(fā)揮出來。一般而言，這些設置只有在設計無法達到時序要求的時候才會...
求一種基于FPGA時間數(shù)字轉(zhuǎn)換(TDC)設計方案
時間數(shù)字轉(zhuǎn)換(Time-to-Digital Converter,TDC)是一種用來測量時間的電路，它將連續(xù)的時間信號轉(zhuǎn)換為數(shù)字信號，從而實現(xiàn)時間測量的數(shù)字化。
這個單鍵啟停之所以能成功實現(xiàn)，主要原因是上升沿的應用，每次接通只能掃描一個周期，如果去掉上升沿P，則該功能動作會亂輸出，不能實現(xiàn)交替輸出與關斷。
在計算機科學中，寄存器（Register）是一種高速存儲單元，它位于CPU內(nèi)部，與CPU的運算單元和邏輯控制單元緊密相連。寄存器的主要作用是暫時存儲指令...
作者： 小魚，Xilinx學術(shù)合作 一. 概述 時序邏輯示意圖，如下圖所示。數(shù)據(jù)從一個寄存器出來，經(jīng)過組合邏輯到達下一個寄存器。 在學習數(shù)字電路的過程中...
基于AD5422 16 bit串行輸入DAC實現(xiàn)恒流源的設計
Analog Devices AD5422 16 bit串行輸入DAC可以設定為電壓輸出或電流輸出。為了與DAC通信并產(chǎn)生一個可變輸出，就需要一個數(shù)據(jù)S...
遇到一個問題，如何按鍵按下既能控制流水燈又能把鍵值在數(shù)碼管中顯示呢？流水燈500ms的延時，和數(shù)碼管動態(tài)刷新延時小于10ms顯示有沖突。
OS能夠支持多任務，能夠以周期性地完成上下文的切換，以并行的架構(gòu)處理任務，單一任務的崩潰并不會牽連到整個系統(tǒng)。上下文周期性切換需要一個定時器能夠打斷程序...
在FPGA上實現(xiàn)咬尾卷積碼的最優(yōu)算法設計
自1955年Elias發(fā)明卷積碼以來，卷積碼作為一種高效的信道編碼已被用在許多現(xiàn)代通信系統(tǒng)中。卷積碼分為零比特卷積碼(Zero Tail CC，簡稱ZT...
Scan stitching 是把上一步中得到的Scan DFF的Q和SI連接在一起形成scan chain。在芯片的頂層有全局的SE信號，以及scan...
基于DWC2的USB驅(qū)動開發(fā)-0x0B ULPI接口寄存器介紹
以上詳細介紹了PHY相關的寄存器內(nèi)容,標準部分是所有PHY都需要按照該規(guī)范實現(xiàn)的，還有廠商自定義部分可以自定義。正是因為規(guī)范對寄存器功能進行了規(guī)范所以L...
輸入捕獲模式可以用來測量脈沖寬度或者測量頻率。STM32的定時器，除了TIM6和TIM7，其他定時器都有輸入捕獲功能。STM32的輸入捕獲，簡單的說就是...
現(xiàn)在許多小型的PLC都不同程度地提供了掉電保持寄存器，以便在PLC斷電的時候，保存用戶想要保存的數(shù)據(jù)。但大多數(shù)時候，PLC制造廠商為了節(jié)約成本， 沒有提...
TC3xx芯片的Trap詳解（二）之TC3xx芯片的產(chǎn)生
如圖1所示，Trap請求（Trap Trigger）或者通過TRAPSET寄存器設置對應的trap bit都能置位對應的TRAPSTAT的狀態(tài)bit.
在上一節(jié)中，我們進行了系統(tǒng)初始化，對時鐘源進行分頻倍頻得到所需的系統(tǒng)時鐘。但我漏了重點，在配置前需要包含系統(tǒng)級頭文件#include "DSP...
傳統(tǒng)意義上，可編程邏輯器件可分為復雜可編程邏輯器件 (CPLD) 與現(xiàn)場可編程門陣列 (FPGA) 兩種類別，其中CPLD基于“門?！?sea-of-g...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關注我們的微信
下載發(fā)燒友APP
機器人發(fā)燒友
