完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>
標(biāo)簽 > 時序
這里所說的時序其實就是指時序圖，又名序列圖、循序圖、順序圖，是一種UML交互圖。它通過描述對象之間發(fā)送消息的時間順序顯示多個對象之間的動態(tài)協(xié)作。
文章：230個 瀏覽：39031次 帖子：234個
高扇出信號線 (HFN) 是具有大量負(fù)載的信號線。作為用戶，您可能遇到過高扇出信號線相關(guān)問題，因為將所有負(fù)載都連接到 HFN 的驅(qū)動程序需要使用大量布線...
流水線設(shè)計通常可以在一定程度上提升系統(tǒng)的時鐘頻率，因此常常作為時序性能優(yōu)化的一種常用技巧。如果某個原本單個時鐘周期完成的邏輯功能塊可以進(jìn)一步細(xì)分為若干個...
時序分析的主要對象是：在REG2中，時鐘信號CLK經(jīng)過路徑③的有效沿，與從REG1寄存器輸出的數(shù)據(jù)經(jīng)過路徑①到達(dá)REG2的D端時的關(guān)系。
FPGA實現(xiàn)除法的方法有幾種，比如直接用/來進(jìn)行除法運算，調(diào)用IP核進(jìn)行除法運算，但這兩種方式都有個共同的問題——都是黑盒子，在進(jìn)行時序違例處理時，往往...
在進(jìn)行數(shù)字電路后仿真時，經(jīng)常會遇到很多時序為例，通常這些違例都是由網(wǎng)表中大量的時序檢查報出的。這些常見的時序檢查系統(tǒng)任務(wù)如下表所示：
在數(shù)字時代，DRAM（動態(tài)隨機(jī)存取存儲器）扮演著至關(guān)重要的角色。它們存儲著我們的數(shù)據(jù)，也承載著我們的記憶。然而，要正確地操作DRAM并確保其高效運行，了...
時序表示動態(tài)規(guī)?；蜻^程的時間演化。它們用于識別、建模和預(yù)測在離散時間間隔內(nèi)采樣的數(shù)據(jù)中的模式和行為?？紤]使用時間表而不是 timeseries 對象，以...
2019-12-20 標(biāo)簽：數(shù)據(jù)時序 2.4k 0
數(shù)字設(shè)計FPGA應(yīng)用：阻塞與非阻塞
本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線，全面講解FPGA的原理及電路設(shè)計、Verilog HDL語言及VIVADO的應(yīng)用，并循序漸進(jìn)...
今天推出Xilinx已發(fā)布的《Vivado使用誤區(qū)與進(jìn)階》系列：用TCL定制Vivado設(shè)計實現(xiàn)流程。
原先的時序報告： 根據(jù)時序報告中的路徑提示，在ILA的某個路徑上建立時間過長，而程序中并未例化ila的核，只是使用了chipscrop.。所以猜測是ch...
FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個概念，內(nèi)部包括可配置邏輯模塊CLB（Configurable Logic B...
約束有很多，并且總是有先后的，先約束哪些，再約束哪些，都有講究。按工程需要，定義好步驟，這樣就能一步一步約束，逐個思考，最終完成。
32位DeepCover安全微控制器（MAXQ1050、MAXQ1850和MAXQ1103）為執(zhí)行模塊化運算提供硬件支持。這是使用稱為模塊化算術(shù)加速器 ...
reg2reg路徑約束的對象是源寄存器（時序路徑的起點）和目的寄存器（時序路徑的終點）都在FPGA內(nèi)部的路徑。
使用Virtual Eval工具了解AD7124-4/8的時序性能
在這個演示視頻中，我們將使用Virtual Eval工具來了解AD7124-4/8的時序性能，并演示Virtual Eval工具的作用。
對于邏輯N而言，由clka產(chǎn)生數(shù)據(jù)，clkc采樣數(shù)據(jù)，在它們周期的最小公倍數(shù)內(nèi)，最嚴(yán)格的時序是3ns產(chǎn)生數(shù)據(jù)，在4ns采樣。只要保證最嚴(yán)格的情形下，電路...
靜態(tài)時序分析基礎(chǔ)與應(yīng)用連載（1）
在制程進(jìn)入深次微米世代之后，晶片（IC）設(shè)計的高復(fù)雜度及系統(tǒng)單晶片（SOC）設(shè)計方式興起。
關(guān)于FlexSPI外設(shè)的lookupTable，之前寫過一篇非常詳細(xì)的文章 《從頭開始認(rèn)識i.MX RT啟動頭FDCB里的lookupTable》，這篇...
本篇博文中的分析是根據(jù)真實客戶問題撰寫的，該客戶發(fā)現(xiàn)在現(xiàn)場出現(xiàn)罕見的比特翻轉(zhuǎn), 本篇博文旨在演示用于縮小根本原因范圍以及修復(fù)此問題的部分調(diào)試技巧。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
機(jī)器人發(fā)燒友
