完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>
標(biāo)簽 > 流水線
流水線，又稱裝配線，工業(yè)上的一種生產(chǎn)方式，指每一個(gè)生產(chǎn)單位只專注處理某一個(gè)片段的工作，以提高工作效率及產(chǎn)量。按照流水線的輸送方式大體可以分為：皮帶流水裝配線、板鏈線、倍速鏈、插件線、網(wǎng)帶線、懸掛線及滾筒流水線這七類流水線。一般包括牽引件、承載構(gòu)件、驅(qū)動(dòng)裝置、漲緊裝置、改向裝置和支承件等組成。
文章：97個(gè) 瀏覽：27284次 帖子：33個(gè)
速度-面積互換原則是貫穿FPGA設(shè)計(jì)的重要原則：速度是指工程穩(wěn)定運(yùn)行所能達(dá)到的最高時(shí)鐘頻率，通常決定了FPGA內(nèi)部寄存器的運(yùn)行時(shí)序；面積是指工程運(yùn)行所消...
2023-06-09 標(biāo)簽：fpgaFPGA設(shè)計(jì)寄存器 3k 0
流水線在工業(yè)生產(chǎn)中扮演著重要的角色，優(yōu)化流水線直接關(guān)系著產(chǎn)品的質(zhì)量和生產(chǎn)的效率，因此成為企業(yè)不得不關(guān)注的話題。
流水線主要是一種硬件設(shè)計(jì)的算法，如第一條中表述的流水線設(shè)計(jì)就是將組合邏輯系統(tǒng)地分割，并在各個(gè)部分（分級(jí)）之間插入寄存器，并暫存中間數(shù)據(jù)的方法。
2019-11-18 標(biāo)簽：fpga數(shù)據(jù)流水線 2.7k 0
紅外點(diǎn)陣溫度傳感器校準(zhǔn)應(yīng)用
在眾多的非接觸式測(cè)溫產(chǎn)品中，大視場(chǎng)角的點(diǎn)陣式紅外溫度傳感器，近些年開始應(yīng)用在一些工業(yè)測(cè)溫的現(xiàn)場(chǎng)，相比較單點(diǎn)式測(cè)溫，能夠覆蓋更大的測(cè)溫區(qū)域，并能準(zhǔn)確反饋被...
軟件在CPU上執(zhí)行，采用一定的流水線執(zhí)行指令，通常有取指（Instruction Fetch）、譯碼（Instruction Decode）、執(zhí)行（Ex...
FPGA之流水線練習(xí)4：實(shí)現(xiàn)4輸入的乘法運(yùn)算
流水線是人和機(jī)器的有效組合，最充分體現(xiàn)設(shè)備的靈活性，它將輸送系統(tǒng)、隨行夾具和在線專機(jī)、檢測(cè)設(shè)備有機(jī)的組合，以滿足多品種產(chǎn)品的輸送要求。輸送線的傳輸方式有...
ARMv7-A架構(gòu)學(xué)習(xí)筆記：通用寄存器與流水線
世界上有很多種體系結(jié)構(gòu)的處理器，比較知名的處理器體系結(jié)構(gòu)有：ARM、x86、RISC-V、mips、LoongArch、PowerPC等。不論是哪一種架...
流水線設(shè)計(jì)通?？梢栽谝欢ǔ潭壬咸嵘到y(tǒng)的時(shí)鐘頻率，因此常常作為時(shí)序性能優(yōu)化的一種常用技巧。如果某個(gè)原本單個(gè)時(shí)鐘周期完成的邏輯功能塊可以進(jìn)一步細(xì)分為若干個(gè)...
FPGA之流水線練習(xí)5：實(shí)現(xiàn)4輸入的乘法運(yùn)算
流水線工作方式可節(jié)約工廠生產(chǎn)成本，可一定程度上節(jié)約生產(chǎn)工人數(shù)量，實(shí)現(xiàn)一定程度的自動(dòng)化生產(chǎn)，前期投入不大，回報(bào) 率高。
FPGA之流水線練習(xí)（2）：設(shè)計(jì)思路
流水線安裝時(shí)工作地的排列要符合工藝路線，當(dāng)工序具有兩個(gè)以上工作地時(shí)，要考慮同一工序工作地的排列方法。一般當(dāng)有兩個(gè)或兩個(gè)以上偶數(shù)個(gè)同類工作地時(shí)，要考慮采用...
之前看一篇論文《A Fast Approach for Generating Efficient Parsers on FPGAs》，里面主要講的是如何...
2023-04-08 標(biāo)簽：fpga流水線網(wǎng)絡(luò) 2k 0
流水線中Half-Buffer與Skid-Buffer的使用
引發(fā)上述問題的原因是未能及時(shí)阻塞之前的流水線，再深究其原因，是因?yàn)槠漭斎雮?cè)和輸出側(cè)的握手允許在相同時(shí)鐘周期完成，所以阻塞的信息沒有同步到上級(jí)。
在 MoE 模型的訓(xùn)練過程中，EP rank 之間的 A2A 通信在端到端時(shí)間中占據(jù)了相當(dāng)大比重，對(duì)訓(xùn)練效率影響很大，特別是對(duì)于 Fine-graine...
OpenVINO2023版本的SDK支持同步與異步推理模式相比之前OpenVINO2021版本更加的簡潔，易用。同時(shí)支持創(chuàng)建多個(gè)Requst然后基于多個(gè)...
Mara-pipelines 是一個(gè)輕量級(jí)的數(shù)據(jù)轉(zhuǎn)換框架，具有透明和低復(fù)雜性的特點(diǎn)。其他特點(diǎn)如下： 基于非常簡單的Python代碼就能完成流水線開發(fā)。 ...
2023-10-31 標(biāo)簽：Web流水線數(shù)據(jù)轉(zhuǎn)換 1.7k 0
取被除數(shù)的高幾位數(shù)據(jù)，位寬和除數(shù)相同（實(shí)例中是 3bit 數(shù)據(jù)）。
2023-03-27 標(biāo)簽：數(shù)據(jù)流水線Verilog 1.6k 0
CI/CD實(shí)踐中的運(yùn)維優(yōu)化技巧
在數(shù)字化轉(zhuǎn)型的浪潮中，CI/CD已經(jīng)成為現(xiàn)代軟件開發(fā)的基石。然而，真正能夠發(fā)揮CI/CD威力的，往往在于那些不為人知的運(yùn)維優(yōu)化細(xì)節(jié)。本文將深入剖析CI/...
stage：和聲明式的含義一致，定義流水線的階段。Stage 塊在腳本化流水線語法中是可選的，然而在腳本化流水線中實(shí)現(xiàn) stage 塊，可以清楚地在 J...
本文主要介紹握手的基本概念，讀者可通過該篇文章對(duì)握手有個(gè)基本概念。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
機(jī)器人發(fā)燒友
