完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > 緩沖器
在計(jì)算機(jī)領(lǐng)域,緩沖器指的是緩沖寄存器,它分輸入緩沖器和輸出緩沖器兩種。前者的作用是將外設(shè)送來(lái)的數(shù)據(jù)暫時(shí)存放,以便處理器將它取走;后者的作用是用來(lái)暫時(shí)存放處理器送往外設(shè)的數(shù)據(jù)。
文章:674個(gè) 瀏覽:49067次 帖子:287個(gè)
具有確定性延遲性能的JESD204B轉(zhuǎn)換器的應(yīng)用
對(duì)于需要一系列同步模數(shù)轉(zhuǎn)換器(ADC)的高速信號(hào)采樣和處理應(yīng)用,解偏斜和轉(zhuǎn)換器的延遲變化匹配是至關(guān)重要的。圍繞該特性展開(kāi)的系統(tǒng)設(shè)計(jì)極為關(guān)鍵,因?yàn)閺哪M采...
2019-04-04 標(biāo)簽:轉(zhuǎn)換器緩沖器模數(shù)轉(zhuǎn)換器 4.8k 1
緩沖器和阻尼器在機(jī)械系統(tǒng)和建筑結(jié)構(gòu)中扮演著不同的角色,它們的主要區(qū)別體現(xiàn)在作用原理、應(yīng)用場(chǎng)景和功能效果上。
2024-10-01 標(biāo)簽:緩沖器機(jī)械系統(tǒng)阻尼器 4.8k 0
OpenMV最大的賣(mài)點(diǎn)就是相對(duì)廉價(jià)的嵌入式機(jī)器視覺(jué)了,但是瓶頸其實(shí)在IO和運(yùn)算速度上面。
基于Verilog HDL語(yǔ)言與雙體存儲(chǔ)器的交替讀寫(xiě)機(jī)制實(shí)現(xiàn)32X8 FIFO設(shè)計(jì)
本32X8 FIFO的設(shè)計(jì),采用了雙體存儲(chǔ)器的交替讀寫(xiě)機(jī)制,使得在對(duì)其中一個(gè)存儲(chǔ)器寫(xiě)操作的同時(shí)可以對(duì)另一個(gè)存儲(chǔ)器進(jìn)行讀操作;對(duì)其中一個(gè)存儲(chǔ)器讀操作的同時(shí)...
隨著中國(guó)制造業(yè)加速發(fā)展,市場(chǎng)對(duì)純國(guó)產(chǎn)、高質(zhì)量的邏輯器件需求增加。中微愛(ài)芯不斷加強(qiáng)邏輯器件的自主研發(fā)能力,持續(xù)提升核心設(shè)計(jì)技術(shù)。作為國(guó)產(chǎn)邏輯器件專(zhuān)家,中微...
2023-08-25 標(biāo)簽:振蕩器緩沖器模擬開(kāi)關(guān) 4.5k 0
傳統(tǒng)上,要限制輸出整流器上的最大電壓應(yīng)力,需要無(wú)源緩沖器,例如電阻器-電容器-二極管 (RCD) 緩沖器,但使用無(wú)源緩沖器將消耗功率,從而導(dǎo)致效率損失。
SCR閂鎖被定義為“通過(guò)觸發(fā)CMOS輸入和輸出電路中固有的寄生四層雙極結(jié)構(gòu)(SCR)來(lái)在電源軌之間創(chuàng)建低阻抗路徑”。
2021-05-26 標(biāo)簽:運(yùn)算放大器緩沖器模數(shù)轉(zhuǎn)換器 4.5k 0
國(guó)產(chǎn)16位雙路ADC AD7616推薦
內(nèi)置雙路16位SAR模數(shù)轉(zhuǎn)換器 (ADC),支持對(duì)16個(gè)通道進(jìn)行雙路同步采樣,每個(gè)通道均集成模擬輸入箝位保護(hù)和模擬濾波器。
在Vivado中禁止自動(dòng)生成BUFG(Buffered Clock Gate)可以通過(guò)以下步驟實(shí)現(xiàn)。 首先,讓我們簡(jiǎn)要了解一下什么是BUFG。BUFG是...
2024-01-05 標(biāo)簽:緩沖器參數(shù)時(shí)鐘信號(hào) 4.4k 0
2021-06-16 標(biāo)簽:濾波器運(yùn)算放大器緩沖器 4.4k 0
鐵電存儲(chǔ)器是美國(guó)Ramtran公司推出的一種非易失性存儲(chǔ)器件,簡(jiǎn)稱(chēng)FRAM。
2019-08-12 標(biāo)簽:緩沖器鐵電存儲(chǔ)器 4.4k 0
上海貝嶺推出16通道16位1MS/s模數(shù)轉(zhuǎn)換芯片BL1088
上海貝嶺最新推出的BL1088產(chǎn)品是一款16通道16位1MS/s高精度模數(shù)轉(zhuǎn)換器芯片。
2023-11-09 標(biāo)簽:緩沖器低通濾波器模數(shù)轉(zhuǎn)換器 4.3k 0
淺析施密特觸發(fā)器的特性及其穩(wěn)定狀態(tài)
施密特觸發(fā)器具有如下特性:輸入電壓有兩個(gè)閾值VL、VH,VL施密特觸發(fā)器通常用作緩沖器消除輸入端的干擾。
2023-10-23 標(biāo)簽:緩沖器施密特觸發(fā)器數(shù)字電路 4.2k 0
ant rule(antenna rule)天線效應(yīng)介紹
在存在天線效應(yīng)的導(dǎo)體上添加反偏的二極管,為積累的電荷提供一個(gè)泄放回路,這樣積累的電荷就不會(huì)對(duì)柵氧造成損壞,從而消除天線效應(yīng);
每按動(dòng)一次電子骰子機(jī)上的按鈕開(kāi)關(guān),隨著喇叭的一聲?shū)Q叫,電子骰子會(huì)隨機(jī)產(chǎn)生1至6點(diǎn)的燈光圖案,模擬一次擲骰子的結(jié)果。
對(duì)于許多ADC應(yīng)用,緩沖器輸入端的簡(jiǎn)單RC濾波器將提供足夠的抗混疊濾波。對(duì)于需要高階濾波器的應(yīng)用,通常使用有源濾波器。該濾波器中的有源元件必須具有足夠的...
生成時(shí)鐘包括自動(dòng)生成時(shí)鐘(又稱(chēng)為自動(dòng)衍生時(shí)鐘)和用戶(hù)生成時(shí)鐘。自動(dòng)生成時(shí)鐘通常由PLL或MMCM生成,也可以由具有分頻功能的時(shí)鐘緩沖器生成如7系列FPG...
為了可靠地捕獲高頻信號(hào)和快速瞬態(tài)脈沖,示波器和有源探頭等寬帶數(shù)據(jù)采集系統(tǒng)需要高性能模擬前端 (AFE) 信號(hào)鏈,該信號(hào)鏈必須能夠: (至少)支持 1 V...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |