完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>
標(biāo)簽 > 觸發(fā)器
觸發(fā)器（trigger）是SQL server 提供給程序員和數(shù)據(jù)分析員來保證數(shù)據(jù)完整性的一種方法，它是與表事件相關(guān)的特殊的存儲(chǔ)過程，它的執(zhí)行不是由程序調(diào)用，也不是手工啟動(dòng)，而是由事件來觸發(fā)，比如當(dāng)對(duì)一個(gè)表進(jìn)行操作（ insert，delete， update）時(shí)就會(huì)激活它執(zhí)行。
文章：1166個(gè) 瀏覽：63597次 帖子：380個(gè)
可以使用“置位復(fù)位觸發(fā)器”指令，根據(jù)輸入 S 和 R1 的信號(hào)狀態(tài)，置位或復(fù)位指定操作數(shù)的位。
2023-06-21 標(biāo)簽：觸發(fā)器狀態(tài)機(jī) 9.7k 0
可以使用“置位復(fù)位觸發(fā)器”指令，根據(jù)輸入 S 和 R1 的信號(hào)狀態(tài)，置位或復(fù)位指定操作數(shù)的位。如果輸入 S 的信號(hào)狀態(tài)為“1”且輸入 R1 的信號(hào)狀態(tài)為...
芯片設(shè)計(jì)進(jìn)階之路—從CMOS到建立時(shí)間和保持時(shí)間
建立時(shí)間(setup time)和保持時(shí)間(hold time)是時(shí)序分析中最重要的概念之一，深入理解建立時(shí)間和保持時(shí)間是進(jìn)行時(shí)序分析的基礎(chǔ)。
對(duì)于復(fù)位信號(hào)的處理，為了方便我們習(xí)慣上采用全局復(fù)位，博主在很長(zhǎng)一段時(shí)間內(nèi)都是將復(fù)位信號(hào)作為一個(gè)I/O口，通過撥碼開關(guān)硬件復(fù)位。
2023-06-21 標(biāo)簽：FPGA設(shè)計(jì)觸發(fā)器狀態(tài)機(jī) 2k 0
Xilinx FPGA異步復(fù)位同步釋放—同步后的復(fù)位該當(dāng)作同步復(fù)位還是異步復(fù)位？
針對(duì)異步復(fù)位、同步釋放，一直沒搞明白在使用同步化以后的復(fù)位信號(hào)時(shí)，到底是使用同步復(fù)位還是異步復(fù)位？
盡量少使用復(fù)位，特別是少用全局復(fù)位，能不用復(fù)位就不用，一定要用復(fù)位的使用局部復(fù)位；
2023-06-21 標(biāo)簽：FPGA設(shè)計(jì)微處理器觸發(fā)器 3.6k 0
時(shí)序邏輯電路之時(shí)鐘分頻設(shè)計(jì)
和單片機(jī)一樣，F(xiàn)PGA開發(fā)板上也都會(huì)配有晶振用來生成板載時(shí)鐘。前一篇我們提到了小腳丫的固定板載時(shí)鐘頻率為12MHz，這個(gè)頻率實(shí)際上就是作為我們的時(shí)間參考基準(zhǔn)。
基于FPGA的數(shù)字電路實(shí)驗(yàn)：時(shí)序電路之觸發(fā)器
時(shí)間的重要性不言而喻，加上時(shí)間這個(gè)維度就如同X-Y的平面加上了一個(gè)Z軸，如同打開了一個(gè)新的世界。所以今天我們就要來聊聊時(shí)序電路。
芯片設(shè)計(jì)中跨時(shí)鐘域CDC的那些事
這里我們先復(fù)習(xí)一下同步電路和異步電路的概念。在現(xiàn)代SoC設(shè)計(jì)中，絕大多數(shù)的電路都是同步電路。
2023-06-20 標(biāo)簽：EDA工具SoC設(shè)計(jì)鎖存器 3.1k 0
從鎖存器角度看亞穩(wěn)態(tài)發(fā)生的原因及方案簡(jiǎn)單分析
發(fā)生亞穩(wěn)態(tài)的原因是信號(hào)在傳輸?shù)倪^程中不能滿足觸發(fā)器的建立時(shí)間和保持時(shí)間。
2023-06-20 標(biāo)簽：鎖存器觸發(fā)器FIFO存儲(chǔ) 2.5k 0
簡(jiǎn)易FM信號(hào)解調(diào)的FPGA實(shí)現(xiàn)過程講解
FM解調(diào)需要去掉載波得到基帶的信號(hào)，考慮到FM的特殊性，使用參考資料1中的小角度近似解調(diào)算法
2023-06-20 標(biāo)簽：濾波器FPGA設(shè)計(jì)正弦波 8.6k 0
之前的文章介紹了FPGA在線調(diào)試的方法，包括選定抓取信號(hào)，防止信號(hào)被優(yōu)化的方法等等。
2023-06-20 標(biāo)簽：FPGA設(shè)計(jì)DDS觸發(fā)器 1.0萬 0
芯片設(shè)計(jì)進(jìn)階之路—Reset深入理解
復(fù)位信號(hào)在數(shù)字電路里面的重要性僅次于時(shí)鐘信號(hào)。對(duì)一個(gè)芯片來說，復(fù)位的主要目的是使芯片電路進(jìn)入一個(gè)已知的，確定的狀態(tài)。
使用“標(biāo)簽外”的 CMOS 觸發(fā)器實(shí)現(xiàn)精密電容傳感器
觸發(fā)器的 Q 輸出（引腳 12 和 13）和 S/R 輸入（8 和 10）通過相關(guān)的 R、C 和二極管網(wǎng)絡(luò)交叉連接，將其變成一個(gè)約 100kHz 的 R...
霍爾開關(guān)就屬于這種有源磁電轉(zhuǎn)換器件，它是霍爾效應(yīng)原理的基礎(chǔ)上，利用集成封裝和組裝工藝制作而成，它可方便的把磁輸入信號(hào)轉(zhuǎn)換實(shí)際應(yīng)用的電信號(hào)?；魻栭_關(guān)的輸入...
2023-06-24 標(biāo)簽：觸發(fā)器霍爾開關(guān)磁感應(yīng) 1.0萬 0
Verilog基本語法之?dāng)?shù)據(jù)類型
數(shù)據(jù)類型是用來表示數(shù)字電路中的數(shù)據(jù)存儲(chǔ)和傳送單元
基于FPGA的計(jì)數(shù)器設(shè)計(jì)
關(guān)于時(shí)序邏輯設(shè)計(jì)的部分依然強(qiáng)烈推薦mooc上華科的數(shù)字電路與邏輯設(shè)計(jì)。
2023-06-23 標(biāo)簽：fpga計(jì)數(shù)器數(shù)字電路 4.1k 0
1、什么是邊沿檢測(cè) 邊沿檢測(cè)用于檢測(cè)信號(hào)的上升沿或下降沿，通常用于使能信號(hào)的捕捉等場(chǎng)景。 2、采用1級(jí)觸發(fā)器的邊沿檢測(cè)電路設(shè)計(jì)（以下降沿為例） 2.1、...
2023-06-17 標(biāo)簽：觸發(fā)器檢測(cè)信號(hào)時(shí)鐘信號(hào) 4.3k 0
? ? 主要內(nèi)容： 什么是Min Period檢查？ ICC/ICC2/PT/Innovus檢查Min Period的命令 怎么修復(fù)Memory上的Mi...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
機(jī)器人發(fā)燒友
