完善資料讓更多小伙伴認識你，還能領(lǐng)取20積分哦，立即完善>
標簽 > 高速信號
文章：243個 瀏覽：18531次 帖子：40個
我們經(jīng)常在教科書或者原廠的PCBDesignGuide里看到一些關(guān)于高頻高速信號的設(shè)計原則，其中就包括在PCB電路板的邊緣不要走高速信號線，而對于板載P...
原理圖上看似輕描淡寫，PCB設(shè)計加班到半夜。隨著信號速率越來越高，原理圖的內(nèi)容在PCB設(shè)計上去實現(xiàn)變得越來越難，圖紙上任意的一根理想連線或者器件到了PC...
2021-03-17 標簽：PCB設(shè)計高速信號耦合電容 4.7k 0
自從有了67G的矢網(wǎng)，需要測試的板子不知怎的就突然多起來了呢。今天給大家分享一個我們前段時間遇到的測試案例。 芯片之間有一組高速信號，走線的設(shè)計阻抗是1...
超過100MHz的高頻電源紋波超標是否會影響高速信號產(chǎn)生干擾
高速先生經(jīng)常被問到這樣的問題：信號速率早已達到了Gbps的量級，為何電源仿真報告里的PDN阻抗（如下圖示紅色曲線，橫坐標的單位是MHz）大部分還只看到1...
如何建立一種實用的玻纖3D模型 玻纖效應(yīng)對高速信號的影響
玻纖效應(yīng)是一種有點懸乎的概率事件，它的懸乎性表現(xiàn)為在特定的情況下會發(fā)生，一旦發(fā)生了就會對高速信號產(chǎn)生非常巨大的影響，而且很難直接排查出來。但是它神奇的地...
N年的寶貴經(jīng)驗告訴我們，PCB設(shè)計遇到過孔stub時，最好辦法就是器件在表層走線靠下層，器件在底層走線就靠上層，這樣能把stub降到最低。但是，有沒有一...
2021-03-29 標簽：PCB設(shè)計收發(fā)芯片高速信號 1.1萬 0
在高速鏈路中導致接收端眼圖閉合的原因，很大部分并不是由于高頻的損耗太大了，而是由于高低頻的損耗差異過大，導致碼間干擾嚴重，因此不能張開眼睛。針對這種情況...
很多人可能在想，8B/10B編碼主要作用的優(yōu)化直流平衡，從8bit中插2個bit進去，這樣的話最終效果能夠使長0或者長1的位數(shù)不超過5位，達到很好的效果...
我們已經(jīng)知道連接器pin stub過長對信號有惡化效應(yīng)。但是當沒有其他的連接器可選、可替代，將過孔反焊盤擴大、非功能焊盤去掉、換成low Dk/low ...
經(jīng)常會有PCB設(shè)計的同事問我，板子上PCIe或者10G光口這類走線最長不能超過多少？速率不是那么高的信號，例如USB2.0，是不是就可以走很長的線了？速...
2021-04-07 標簽：pcb通信系統(tǒng)傳輸線 4.3k 0
信號完整性可以分為狹義和廣義，狹義信號完整性主要關(guān)注傳輸線上的信號質(zhì)量，廣義信號完整性則既包括了俠義信號完整性，也包含電源完整性以及電磁干擾等相關(guān)的內(nèi)容。
2020-09-23 標簽：高速信號 3.2萬 0
在您設(shè)計PCB的過孔的時候，也需要您注意放置過孔的間距，間距最好是保證我們的兩個過孔之間最少能夠穿過一根線，同時在我們的規(guī)則中設(shè)置我們的內(nèi)電層的保護環(huán)7mil。
EMC設(shè)計指南之四大常被忽略的EMC設(shè)計要點
下面列舉出四項很重要卻常常被忽略的EMC設(shè)計指南。 設(shè)計指南1 設(shè)計指南1：最小化高頻信號和電源環(huán)路面積 最小化高頻信號和電源的環(huán)路面積幾乎在所有的EM...
2020-05-21 標簽：emcEMC設(shè)計高速信號 2.9k 0
對于微帶傳輸線而言，采用寬而完整的參考平面也可以降低電場的對外輻射強度，微帶傳輸線對應(yīng)的參考平面至少要為傳輸線的3倍寬度以上，參考平面越寬越好。
在高速的PCB設(shè)計中，時鐘等關(guān)鍵的高速信號線，走需要進行屏蔽處理，如果沒有屏蔽或只屏蔽了部分，都是會造成EMI的泄漏。
在引入xSignal之前，AD的線長規(guī)則（Net Length）及匹配線長規(guī)則（Matched Net Length）只能針對同一網(wǎng)絡(luò)，無法對同一網(wǎng)絡(luò)中...
2019-05-08 標簽：pcb設(shè)計高速信號altium designer 2.3萬 0
隨著，信號上升沿時間的減小，信號頻率的提高，電子產(chǎn)品的EMI問題，也來越受到電子工程師的光注。高速PCB設(shè)計的成功，對EMI的貢獻越來越受到重視，幾乎6...
PCB設(shè)計EMI問題：高速信號走線九大規(guī)則
所有的高速信號必須有良好的回流路徑，盡可能地保證時鐘等高速信號的回流路徑最小，否則會極大的增加輻射，并且輻射的大小和信號路徑和回流路徑所包圍的面積成正比。
在高速的PCB設(shè)計中，時鐘等關(guān)鍵的高速信號線，走線需要進行屏蔽處理，如果沒有屏蔽或只屏蔽了部分，都會造成EMI的泄漏。建議屏蔽線，每1000mil，打孔接地。
2019-03-15 標簽：pcb設(shè)計高速信號emi輻射 6k 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
機器人發(fā)燒友
