詳細(xì)講解一下不同的LabVIEW多線程同步機制

舉個例子：有A、B、C三個線程在并發(fā)執(zhí)行。A線程修改了變量V的值，期望線程C能夠讀取到最新的值。B線程卻在C線程讀取變量V的值之前修改了V的值。這種情況...

2023-08-03 標(biāo)簽：labview緩沖器模擬器 1.1萬 0

AXI DMA詳解與應(yīng)用篇

DMA是一種內(nèi)存訪問技術(shù)，允許某些計算機內(nèi)部的硬件子系統(tǒng)可以獨立的直接讀寫內(nèi)存，而不需要CPU介入處理，從而不需要CPU的大量中斷負(fù)載，否則，CPU需要...

2023-08-10 標(biāo)簽：處理器DDRFIFO存儲 1.1萬 0

FIFO相關(guān)信號及空滿狀態(tài)的原理說明

FIFO（First In First Out）是異步數(shù)據(jù)傳輸時經(jīng)常使用的存儲器。該存儲器的特點是數(shù)據(jù)先進(jìn)先出（后進(jìn)后出）。

2023-05-29 標(biāo)簽：存儲器RAM狀態(tài)機 1.0萬 0

SD卡是什么意思 SD卡普通模式操作實例

SD卡（Secure Digital Memory Card）即：安全數(shù)字內(nèi)存卡，它是在MMC的基礎(chǔ)上發(fā)展而來，是一種基于半導(dǎo)體快閃記憶器的新一代記憶設(shè)...

2023-07-28 標(biāo)簽：控制器嵌入式系統(tǒng)適配器 9.3k 0

一文解讀SCI通信的相關(guān)內(nèi)容

SCI：串行通信接口，串行通信技術(shù)的一種總稱；

2023-11-08 標(biāo)簽：串行通信上位機異步收發(fā)器 8.8k 0

在Vivado中使用邏輯分析儀ILA的過程

FPGA綜合出來的電路都在芯片內(nèi)部，基本上是沒法用示波器或者邏輯分析儀器去測量信號的，所以xilinx等廠家就發(fā)明了內(nèi)置的邏輯分析儀。

2023-06-29 標(biāo)簽：示波器D觸發(fā)器邏輯分析儀 8.3k 0

串口通訊時序詳解

如上圖所示，串口時序由起始位、數(shù)據(jù)位、校驗位、停止位組成。

2023-09-12 標(biāo)簽：數(shù)據(jù)傳輸接收機串口通訊 8.2k 0

處理跨時鐘域（CDC）信號同步的最常見方法

跨時鐘域( **Clock Domain Crossing，CDC** )通俗地講，就是 **模塊之間數(shù)據(jù)交互時用的不是同一個時鐘進(jìn)行驅(qū)動** ，如下圖...

2023-09-20 標(biāo)簽：觸發(fā)器同步器FIFO存儲 6.8k 0

FIFO使用及其各條件仿真介紹

FIFO（First In First Out ）先入先出存儲器，在FPG設(shè)計中常用于跨時鐘域的處理，F(xiàn)IFO可簡單分為同步FIFO和異步FIFO。

2023-04-25 標(biāo)簽：FPGA設(shè)計存儲器FIFO存儲 6.3k 0

AXI實戰(zhàn)(二)-AXI-Lite的Slave實現(xiàn)介紹

可以看到，在AXI到UART中，是通過寄存器和FIFO進(jìn)行中介的。因為從AXI總線往里看，其控制的是就是地址上所映射的寄存器。

2023-06-27 標(biāo)簽：定時器AXI總線FIFO存儲 8.2k 0

微控制器實時操作系統(tǒng)實踐—任務(wù)信令和通信機制

在本章中，將簡要介紹任務(wù)信號和任務(wù)間通信的核心機制。這些基元是事件驅(qū)動的并行編程的基礎(chǔ)，它是基于RTOS的應(yīng)用程序良好實現(xiàn)的基礎(chǔ)。

2023-06-15 標(biāo)簽：微控制器傳感器FreeRTOS 894 0