完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga設(shè)計(jì)
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。
文章:348個(gè) 瀏覽:28231次 帖子:98個(gè)
基于FPGA設(shè)計(jì)的軟件無線電平臺(tái):WARP
開發(fā)一種新的無線傳輸技術(shù)是一個(gè)復(fù)雜的過程。最初是新技術(shù)的理論,概念的形成?;靖拍钚纬芍?,工程師開始采用模擬,仿真的方式來評估新技術(shù)所帶來的好處。第三...
2017-11-21 標(biāo)簽:fpgaFPGA設(shè)計(jì)無線電 3.9k 0
電子發(fā)燒友聯(lián)合高云半導(dǎo)體共同舉辦FPGA設(shè)計(jì)大賽!
——FPGA 是半導(dǎo)體行業(yè)的萬能芯片,開發(fā)芯片的芯片! 是半導(dǎo)體行業(yè)最具挑戰(zhàn)性的開發(fā)領(lǐng)域之一! 現(xiàn)如今,F(xiàn)PGA已經(jīng)由最開始的膠合邏輯,實(shí)現(xiàn)接口擴(kuò)展等基...
2021-05-12 標(biāo)簽:fpgaFPGA設(shè)計(jì)電子發(fā)燒友 3.6k 0
Synopsys與Lattice Semiconductor續(xù)簽多年期FPGA設(shè)計(jì)軟件OEM協(xié)議
Lattice Semiconductor軟件質(zhì)量和戰(zhàn)略合作伙伴關(guān)系高級(jí)總監(jiān)Choon-Hoe Yeoh說:“我們與Synopsys長期合作關(guān)系的延續(xù)讓...
2016-07-06 標(biāo)簽:FPGA設(shè)計(jì)汽車電子Synopsys 3.3k 0
如何成為Xilinx FPGA設(shè)計(jì)專家(基礎(chǔ)篇)
電子發(fā)燒友網(wǎng)【編輯/Triquinne】:電子發(fā)燒友網(wǎng)編輯之前也一直在做關(guān)于Xilinx FPGA各個(gè)方面的文章,但是總體而言就顯得有些雜,總希望能有人...
2012-06-28 標(biāo)簽:FPGAFPGA設(shè)計(jì)Xilinx 2.9k 1
針對Xilinx Zynq-7000 All Programmable SoC實(shí)現(xiàn)了一個(gè)圖像化FPGA設(shè)計(jì)和編程的環(huán)境
背景: 早在2014年,All Programmable技術(shù)和器件的全球領(lǐng)先的Xilinx公司聯(lián)手生態(tài)合作伙伴德國Silicon Software公司推...
2017-01-13 標(biāo)簽:FPGA設(shè)計(jì)SoCXilinx 2.8k 0
基于VHDL語言并選用FPGA設(shè)計(jì)了一個(gè)卷積碼編碼器
數(shù)字信號(hào)在有噪聲的信道中傳輸時(shí),由于受到干擾的影響,會(huì)發(fā)生誤碼。在設(shè)計(jì)數(shù)字通信系統(tǒng)時(shí),首先應(yīng)合理設(shè)計(jì)基帶信號(hào),選擇調(diào)制、解調(diào)方式,并采用均衡措施等,使誤...
2017-11-24 標(biāo)簽:fpgaFPGA設(shè)計(jì)vhdl 2.7k 0
虹科干貨 | 如何測試與驗(yàn)證復(fù)雜的FPGA設(shè)計(jì)(3)——硬件測試
仿真和驗(yàn)證是開發(fā)任何高質(zhì)量的基于FPGA的RTL編碼過程的基礎(chǔ)。在前文中,我們介紹了面向?qū)嶓w/塊的仿真,并介紹了如何在虹科的IP核中執(zhí)行面向全局的仿真。...
2022-06-18 標(biāo)簽:FPGA設(shè)計(jì) 2.7k 0
賽靈思FPGA設(shè)計(jì)大賽 假期活動(dòng)有你更精彩
由電子發(fā)燒友網(wǎng)主辦,美國賽靈思公司贊助的FPGA設(shè)計(jì)大賽于2012年4月23日正式拉開序幕,大賽開賽1個(gè)多月以來吸引了眾多電子工程師的火爆報(bào)名。
2012-07-02 標(biāo)簽:FPGAFPGA設(shè)計(jì)賽靈思 2.6k 0
采用單芯片加密設(shè)計(jì)流程的PolarFire FPGA器件
安全當(dāng)前已成為各垂直市場所有設(shè)計(jì)的當(dāng)務(wù)之急。今天,有進(jìn)一步證據(jù)向系統(tǒng)架構(gòu)師和設(shè)計(jì)人員證明,使用Microchip Technology Inc.(美國微...
2023-09-05 標(biāo)簽:FPGA設(shè)計(jì)加速器單芯片 2.6k 0
關(guān)于FPGA設(shè)計(jì)中使用CORDIC算法的教程分享
雖然CORDIC 是實(shí)現(xiàn) DSP 和數(shù)學(xué)函數(shù)最重要的算法之一,但許多設(shè)計(jì)人員并不熟悉。 作者:Adam P. Taylor 首席工程師 阿斯特里姆公司 ...
2019-10-06 標(biāo)簽:FPGA設(shè)計(jì)計(jì)算機(jī)函數(shù) 2.5k 0
『 RJIBI 』- FACE-Z7 可編程實(shí)驗(yàn)平臺(tái)
FACE-Z7可編程實(shí)驗(yàn)平臺(tái) 產(chǎn)品描述 FACE(FPGA Algorithm aCceleration Engine)FPGA算法加速開發(fā)引擎是基于F...
2020-05-19 標(biāo)簽:FPGA設(shè)計(jì)XilinxZynq-7000 2.5k 0
高云EDA FPGA設(shè)計(jì)已通過ISO 26262和IEC 61508功能安全標(biāo)準(zhǔn)認(rèn)證
GOWIN中密度和低密度FPGA的高安全性和高可靠性促使汽車OEM將其設(shè)計(jì)用于視頻橋接、顯示驅(qū)動(dòng)和圖像信號(hào)處理等應(yīng)用中。
2024-04-30 標(biāo)簽:FPGA設(shè)計(jì)信號(hào)處理ADAS系統(tǒng) 2.4k 0
2019-08-19 標(biāo)簽:FPGA設(shè)計(jì) 2.3k 0
利用MCU和FPGA設(shè)計(jì)車載信息娛樂系統(tǒng)的系統(tǒng)架構(gòu)與應(yīng)用
汽車工業(yè)蓬勃發(fā)展,車載信息娛樂系統(tǒng)已經(jīng)不再是豪華轎車的獨(dú)有設(shè)施,越來越多的中低端轎車開始擁有自己的信息娛樂系統(tǒng)。然而,車載信息娛樂系統(tǒng)是一個(gè)高度集成的復(fù)...
2017-11-24 標(biāo)簽:fpgamcuFPGA設(shè)計(jì) 2.3k 0
熱分析的最終目標(biāo)是要使得整個(gè)系統(tǒng)能夠穩(wěn)定地運(yùn)行,特別是保證芯片的結(jié)溫不能超過安全閾值。如果無法保證這一點(diǎn),那么FPGA芯片在性能指標(biāo)、可靠性、使用壽命等...
2022-11-24 標(biāo)簽:FPGA設(shè)計(jì)低功耗焊盤 2.3k 0
鑒于FPGA在如此多應(yīng)用中的重要地位,采取正式且注重方法的開發(fā)流程來處理FPGA設(shè)計(jì)比以往更加重要。該流程旨在避免開發(fā)周期后期因發(fā)現(xiàn)設(shè)計(jì)缺陷而不得不進(jìn)行...
2017-11-18 標(biāo)簽:fpgaFPGA設(shè)計(jì) 2.2k 0
電子發(fā)燒友網(wǎng): 本文主要介紹FPGA設(shè)計(jì)中功率計(jì)算的技巧。隨著工藝技術(shù)的越來越前沿化, FPGA器件擁有更多的邏輯、存儲(chǔ)器和特殊功能,如存儲(chǔ)器接口、 D...
2012-07-02 標(biāo)簽:DSPFPGA設(shè)計(jì)電路板 2.2k 0
AMD Vivado Design Suite 2023.2的優(yōu)勢
由于市場環(huán)境日益復(fù)雜、產(chǎn)品競爭日趨激烈,為了加快推出新型自適應(yīng) SoC 和 FPGA 設(shè)計(jì),硬件設(shè)計(jì)人員和系統(tǒng)架構(gòu)師需要探索更為高效的全新工作方式。AM...
2023-11-23 標(biāo)簽:fpgaamdFPGA設(shè)計(jì) 2.2k 0
fpga跨時(shí)鐘域通信時(shí),慢時(shí)鐘如何讀取快時(shí)鐘發(fā)送過來的數(shù)據(jù)?
fpga跨時(shí)鐘域通信時(shí),慢時(shí)鐘如何讀取快時(shí)鐘發(fā)送過來的數(shù)據(jù)? 在FPGA設(shè)計(jì)中,通常需要跨時(shí)鐘域進(jìn)行數(shù)據(jù)通信。跨時(shí)鐘域通信就是在不同的時(shí)鐘域之間傳輸數(shù)據(jù)...
2023-10-18 標(biāo)簽:FPGA設(shè)計(jì)fifo緩存器 2.2k 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |