完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:13049個(gè) 瀏覽:640119次 帖子:8011個(gè)
軟件無(wú)線電-AD9361 璞致 PZSDR 軟件無(wú)線電系列板卡之PZ-FL9361(FMCOMMS3)使用說明
ADI-AD936X系列包含AD9361、AD9364和AD9363三款高性能射頻收發(fā)器,支持70MHz-6GHz頻段和200kHz-56MHz帶寬,適...
在FPGA(現(xiàn)場(chǎng)可編程門陣列)中實(shí)現(xiàn)按鍵消抖是一個(gè)重要的設(shè)計(jì)環(huán)節(jié),特別是在處理用戶輸入時(shí),由于物理按鍵的機(jī)械特性和電氣特性,按鍵在按下和釋放的瞬間會(huì)產(chǎn)生...
2024-08-19 標(biāo)簽:FPGA計(jì)數(shù)器按鍵消抖 5k 0
在某FPGA系統(tǒng)中,對(duì)電源系統(tǒng)進(jìn)行調(diào)試,在同樣的測(cè)試條件下,發(fā)現(xiàn)其中有一塊板相對(duì)其它的板功耗總偏大,進(jìn)而對(duì)其進(jìn)行調(diào)試分析。
基于QuartusⅡ和控制器實(shí)現(xiàn)總線通訊板的設(shè)計(jì)
QuartusⅡ是Altera公司在21世紀(jì)初推出的FP-GA/CPLD開發(fā)環(huán)境,是Altera前一代FPGA/CPLD集成開發(fā)環(huán)境MAx+PlusⅡ的...
如何采用DSP+FPGA嵌入式系統(tǒng)實(shí)時(shí)視頻采集系統(tǒng)設(shè)計(jì)
圖像是自然生物或人造物理的觀測(cè)系統(tǒng)對(duì)世界的記錄,是以物理為載體,以介質(zhì)來(lái)記錄信息的一種形式。
基于FPGA多波束成像的聲納系統(tǒng)設(shè)計(jì)
給出了一種基于FPGA的多波束成像聲納整機(jī)的硬件電路設(shè)計(jì)方案,介紹了該方案中各分系統(tǒng)的具體電路實(shí)現(xiàn),以Xilinx公司的FPGA芯片作為核心器件,根據(jù)干...
2017-11-18 標(biāo)簽:fpgaxc6vlx550t 5k 0
了解如何使用可用工具在UltraScale器件上執(zhí)行功耗分析,以及如何估算從7系列FPGA遷移的設(shè)計(jì)的功耗。 還要了解如何操作Xilinx功耗估算器。
基于FPGA的工業(yè)以太網(wǎng)的硬件IP開發(fā)流程
現(xiàn)在有很多以以太網(wǎng)為基礎(chǔ)的工業(yè)通信協(xié)議,并都有自己的優(yōu)缺點(diǎn),其中有些協(xié)議是開 源的,這讓開發(fā)者可以設(shè)計(jì)出自己的協(xié)議。這也意味著這些開源的協(xié)議在工業(yè)上將更...
2018-10-02 標(biāo)簽:fpgaip工業(yè)以太網(wǎng) 5k 0
表1-1列出了7系列FPGA封裝中的管腳定義。注意:表1-12有單獨(dú)列出的專用通用用戶I/O,也有標(biāo)記IO_LXXY_ZZZ#或者I/O_XX_ZZZ_...
基于FPGA與的VHDL語(yǔ)言驅(qū)動(dòng)時(shí)序發(fā)生器與數(shù)據(jù)緩存器的一體化設(shè)計(jì)
本文在分析了 Sarnoff公司的 VCCD512H型幀轉(zhuǎn)移面陣 CCD芯片的特性和工作過程后,結(jié)合整個(gè) CCD相機(jī)電子系統(tǒng)的要求,完成了基于 FPGA...
光開關(guān)模塊控制電路工作時(shí)序的FPGA實(shí)現(xiàn)方法
本文提出一種光開關(guān)模塊控制電路的FPGA設(shè)計(jì)方法。通過硬件設(shè)置通道,由FPGA 讀入通道信息后對(duì)其進(jìn)行譯碼,并送到光開關(guān)的驅(qū)動(dòng)電路。光開關(guān)通道切換成功標(biāo)...
基于EPIC12和TMS320C6713B實(shí)現(xiàn)數(shù)字電路電源系統(tǒng)的設(shè)計(jì)
系統(tǒng)采用Altera公司的Cyclone系列EPIC12型號(hào)FPGA和TI公司的TMS320C6713B型號(hào)DSP均需要兩種電源:外圍I/O電壓為3.3...
基于Xilinx FPGA的智能交通燈模糊控制的設(shè)計(jì)和實(shí)現(xiàn)
本文提出一種智能交通燈模糊控制的方法,利用FPGA的優(yōu)勢(shì)以及其軟硬件協(xié)同工作帶來(lái)的便利,將智能交通燈控制在FPGA上實(shí)現(xiàn)。由硬件實(shí)現(xiàn)可以看出,它能根據(jù)采...
基于FPGA開發(fā)板DE10-Standard和T-Core的串口通信設(shè)計(jì)
本文適用于DE10-Standard、T-Core、DE1-SOC以及DE10-Nano等有GPIO引腳外擴(kuò)的FPGA開發(fā)板。
Verilog RTL和觸發(fā)器中的同步和異步復(fù)位功能分析
沒有任何寄存器邏輯,RTL設(shè)計(jì)是不完整的。RTL是寄存器傳輸級(jí)或邏輯,用于描述依賴于當(dāng)前輸入和過去輸出的數(shù)字邏輯。
大量數(shù)據(jù)爆發(fā),Xilinx FPGA怎么提高數(shù)據(jù)傳輸速率?
或許,你會(huì)認(rèn)為DPDK(Data Plan Development Kit)是一個(gè)應(yīng)用在網(wǎng)絡(luò)應(yīng)用層上的高速數(shù)據(jù)傳輸標(biāo)準(zhǔn);或許,你認(rèn)為DPDK是Intel...
自動(dòng)駕駛主流架構(gòu)方案對(duì)比:GPU、FPGA、ASIC
當(dāng)前主流的AI芯片主要分為三類,GPU、FPGA、ASIC。GPU、FPGA均是前期較為成熟的芯片架構(gòu),屬于通用型芯片。ASIC屬于為AI特定場(chǎng)景定制的...
Virtex-7 FPGA與10GBASE-KR標(biāo)準(zhǔn)的協(xié)議達(dá)成一致
7系列10GBASE-KR LogiCore?IP與10GBASE-KR標(biāo)準(zhǔn)達(dá)到100%協(xié)議一致性。 在本視頻中,您將看到一個(gè)萬(wàn)兆以太網(wǎng)MAC,其幀生...
本博文介紹了利用 POST_CRC 試錯(cuò)的方法,但總體而言,賽靈思推薦在所有架構(gòu)上使用 Soft Error Mitigation (SEM) IP
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |